半导体封装件制造技术

一种半导体封装件包括：第一半导体芯片，包括主体部分、设置在所述主体部分的第一表面上的第一结合层和穿过所述主体部分的至少一部分的贯穿通路；以及第一再分布部分，设置在所述第一半导体芯片中以通过所述第一结合层连接到所述第一半导体芯片，所述第一再分布部分包括电连接到所述第一半导体芯片的第一再分布层、设置在所述第一再分布层之间的第一布线绝缘层以及连接到所述第一结合层的第二结合层。所述第一结合层包括第一金属焊盘和围绕所述第一金属焊盘的第一绝缘层，所述第二结合层包括第二金属焊盘和围绕所述第二金属焊盘的第二结合绝缘层，所述第一金属焊盘和所述第二金属焊盘设置为彼此对应并且彼此结合。

Semiconductor package

【技术实现步骤摘要】
半导体封装件相关申请的交叉引用本申请要求于2018年10月24日在韩国知识产权局提交的韩国专利申请No.10-2018-0127571的优先权，该韩国专利申请的公开内容以引用的方式全部合并于本申请中。
与本公开一致的装置和器件涉及半导体封装件。
技术介绍
随着电子工业的不断发展，对电子组件的高性能、高速度和小型化的需求日益增长。根据这种趋势，在功能方面，已经研究了用于需要复杂性和多功能性的系统的系统级封装(SIP)。此外，在结构方面，已经开发了多个半导体芯片堆叠并安装在一个封装衬底上的封装件或者封装件堆叠在封装件上方的堆叠封装(PoP)结构。具体而言，在这种半导体封装件中，已经进行了各种尝试来减小其厚度。
技术实现思路
一个方面是提供一种具有显著减小的厚度并且提供增加的可靠性的半导体封装件。根据示例实施例的一个方面，提供了一种半导体封装件，其包括：第一半导体芯片，包括主体部分、设置在所述主体部分的第一表面上的第一结合层以及穿过所述主体部分的至少一部分的贯穿通路；以及第一再分布部分，设置在所述第一半导体芯片的下部以通过所述第一结合层连接到所述第一半导体芯片，所述第一再分布部分包括电连接到所述第一半导体芯片的第一再分布层、设置在所述第一再分布层之间的至少一个第一布线绝缘层以及连接到所述第一结合层的第二结合层，其中，所述第一结合层包括第一金属焊盘和围绕所述第一金属焊盘的第一绝缘层，所述第二结合层包括第二金属焊盘和围绕所述第二金属焊盘的第二结合绝缘层，所述第一金属焊盘和所述第二金属焊盘设置为彼此对应并且彼此结合。根据示例实施例的一个方面，提供了一种半导体封装件，其包括：半导体芯片，包括设置在所述半导体芯片的表面上的第一结合层；以及再分布部分，设置在所述半导体芯片的所述表面上并且通过所述第一结合层连接到所述半导体芯片，所述再分布部分包括电连接到所述半导体芯片的再分布层、设置在所述再分布层之间的至少一个布线绝缘层以及连接到所述第一结合层的第二结合层，其中，所述第一结合层包括第一金属焊盘和围绕所述第一金属焊盘的第一绝缘层，所述第二结合层包括第二金属焊盘和围绕所述第二金属焊盘的第二结合绝缘层，所述第一金属焊盘和所述第二金属焊盘设置为彼此对应并且彼此结合，整个所述再分布层设置为在平面上与所述半导体芯片交叠。根据本专利技术构思的一个方面，提供了一种半导体封装件，其包括：第一半导体芯片，包括设置在所述第一半导体芯片的表面上的第一金属焊盘和穿过所述第一半导体芯片的至少一部分的贯穿通路；第一再分布部分，设置在所述第一半导体芯片的下部，并且包括结合到所述第一金属焊盘的第二金属焊盘和电连接到所述第一半导体芯片的第一再分布层；第二再分布部分，设置在所述第一半导体芯片的上部，并且包括电连接到所述第一半导体芯片的第二再分布层和设置在所述第二再分布部分的上表面上的第三金属焊盘；以及至少一个第二半导体芯片，设置在所述第二再分布部分上，并且包括设置在所述至少一个第二半导体芯片的表面上的第四金属焊盘，所述第四金属焊盘结合到所述第三金属焊盘。根据示例实施例的另一方面，提供了一种半导体封装件，其包括：半导体芯片，包括设置在所述半导体芯片的第一表面上的第一结合层，所述第一结合层包括第一金属焊盘和围绕所述第一金属焊盘的第一绝缘层；以及第一再分布部分，包括电连接到所述半导体芯片的一个或更多个再分布层；以及第二结合层，包括第二金属焊盘和围绕所述第二金属焊盘的第二绝缘层，其中，所述第一结合层混合结合到所述第二结合层以将所述半导体芯片连接到所述第一再分布部分。附图说明根据下面结合附图的详细描述，将更清楚地理解本公开的以上和其他方面、特征以及其他优点，在附图中：图1是示出根据示例实施例的半导体封装件的示意性截面图；图2是根据示例实施例的图1的半导体封装件中的区域A的部分放大视图；图3是示出根据示例实施例的半导体封装件的示意性截面图；图4是示出根据示例实施例的半导体封装件的示意性截面图；图5是示出根据示例实施例的半导体封装件的示意性截面图；图6A和图6B分别是根据示例实施例的图5的半导体封装件的区域B和区域C的部分放大视图；图7是示出根据示例实施例的半导体封装件的示意性截面图；图8是示出根据示例实施例的半导体封装件的示意性截面图；图9是示出根据示例实施例的半导体封装件的示意性截面图；以及图10A至图10F是示意性地示出根据示例性实施例的制造半导体封装件的方法的各个操作的视图。具体实施方式下文中，将参考附图详细描述本公开的示例实施例。图1是示出根据示例实施例的半导体封装件的示意性截面图。图2是示出根据示例实施例的半导体封装件的部分放大视图。在图2中，图1的“A”区域被放大并被示出。参考图1和图2，半导体封装件100可以包括半导体芯片120、设置在半导体芯片120的下部的第一再分布部分110、设置在半导体芯片120的上部的第二再分布部分130以及设置在第一再分布部分110的下部的连接端子190。半导体封装件100可以是扇入型半导体封装件，其中半导体芯片120的第一金属焊盘126P在半导体芯片120的下部区域中再分布。半导体芯片120可以包括主体部分121、位于半导体芯片120的上表面上的布线层122、穿过主体部分121的至少一部分的贯穿通路125以及第一结合层126。半导体芯片120可以包括逻辑半导体芯片和/或存储半导体芯片。逻辑半导体芯片可以是微处理器，例如中央处理器(CPU)、控制器、专用集成电路(ASCI)等。存储半导体芯片可以是易失性存储器(例如，动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM))或者非易失性存储器(例如，闪存)。主体部分121可以包括衬底区域SUB和位于衬底区域SUB的下表面上的元件区域AR。衬底区域SUB可以是包括诸如硅(Si)的半导体材料的区域。元件区域AR可以是基于衬底区域SUB设置有形成半导体芯片的元件(例如，晶体管和/或存储单元)的区域。在元件区域AR中，如图2所示，可以设置形成元件的元件层DL。因此，半导体芯片120的下表面可以是有源表面，并且其上表面可以是无源表面。然而，根据示例实施例，有源表面的这种布置位置可以改变。贯穿通路125可以穿过至少主体部分121的衬底区域SUB，并且可以穿过元件区域AR的至少一部分。贯穿通路125可以提供第二再分布部分130与第一再分布部分110之间的电连接。贯穿通路125可以通过元件层DL电连接到第一金属焊盘126P和第一再分布部分110。贯穿通路125可以电连接到元件区域AR的元件。贯穿通路125可以由导电材料形成。例如，贯穿通路可以包括钨(W)、铝(Al)和铜(Cu)中的至少一种。如图2所示，贯穿通路125可以通过具有绝缘性质的通路绝缘层125I与衬底区域SUB电隔离。根据示例实施例，贯穿通路125可以穿过元件区域AR以直接连接到第一金属焊盘126P。布线层122可以设置为在半导体芯本文档来自技高网...

【技术保护点】
1.一种半导体封装件，所述半导体封装件包括：/n第一半导体芯片，所述第一半导体芯片包括主体部分、设置在所述主体部分的第一表面上的第一结合层以及穿过所述主体部分的至少一部分的贯穿通路；以及/n第一再分布部分，所述第一再分布部分设置在所述第一半导体芯片的下部以通过所述第一结合层连接到所述第一半导体芯片，所述第一再分布部分包括电连接到所述第一半导体芯片的第一再分布层、设置在所述第一再分布层之间的至少一个第一布线绝缘层以及连接到所述第一结合层的第二结合层，/n其中，所述第一结合层包括第一金属焊盘和围绕所述第一金属焊盘的第一绝缘层，所述第二结合层包括第二金属焊盘和围绕所述第二金属焊盘的第二结合绝缘层，所述第一金属焊盘和所述第二金属焊盘设置为彼此对应并且彼此结合。/n

【技术特征摘要】
20181024 KR 10-2018-01275711.一种半导体封装件，所述半导体封装件包括：
第一半导体芯片，所述第一半导体芯片包括主体部分、设置在所述主体部分的第一表面上的第一结合层以及穿过所述主体部分的至少一部分的贯穿通路；以及
第一再分布部分，所述第一再分布部分设置在所述第一半导体芯片的下部以通过所述第一结合层连接到所述第一半导体芯片，所述第一再分布部分包括电连接到所述第一半导体芯片的第一再分布层、设置在所述第一再分布层之间的至少一个第一布线绝缘层以及连接到所述第一结合层的第二结合层，
其中，所述第一结合层包括第一金属焊盘和围绕所述第一金属焊盘的第一绝缘层，所述第二结合层包括第二金属焊盘和围绕所述第二金属焊盘的第二结合绝缘层，所述第一金属焊盘和所述第二金属焊盘设置为彼此对应并且彼此结合。


2.根据权利要求1所述的半导体封装件，其中，在平面上，所述第一半导体芯片的第一尺寸与所述半导体封装件的第二尺寸基本相同。


3.根据权利要求1所述的半导体封装件，其中，所述第一半导体芯片的侧表面暴露于外部。


4.根据权利要求1所述的半导体封装件，其中，所述贯穿通路通过所述第一半导体芯片的元件层电连接到所述第一金属焊盘。


5.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
连接端子，所述连接端子设置在所述第一再分布部分的下表面上，并且电连接到所述第一再分布层。


6.根据权利要求5所述的半导体封装件，其中，所述第一再分布部分还包括竖直设置的且连接所述第一再分布层的第一通路，并且
来自所述第一半导体芯片的电信号通过所述第一结合层的所述第一金属焊盘、所述第二结合层的所述第二金属焊盘、所述第一再分布层和所述第一通路传输到所述连接端子。


7.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
第二再分布部分，所述第二再分布部分设置在所述第一半导体芯片的与所述第一表面相对的表面上，并且包括第二布线绝缘层和连接到所述贯穿通路的至少一个第二再分布层。


8.根据权利要求7所述的半导体封装件，所述半导体封装件还包括：
至少一个第二半导体芯片，所述至少一个第二半导体芯片设置在所述第二再分布部分上，并通过所述第二再分布部分电连接到所述第一再分布部分。


9.根据权利要求8所述的半导体封装件，其中，所述第二再分布部分还包括设置在所述第二再分布部分的连接到所述至少一个第二半导体芯片的表面上的第三结合层，
所述至少一个第二半导体芯片还包括设置在所述至少一个第二半导体芯片的连接到所述第二再分布部分的表面上的第四结合层，并且
所述第三结合层包括第三金属焊盘和围绕所述第三金属焊盘的第三结合绝缘层，所述第四结合层包括第四金属焊盘和围绕所述第四金属焊盘的第四结合绝缘层，所述第三金属焊盘和所述第四金属焊盘设置为彼此对应并且彼此结合。


10.根据权利要求8所述的半导体封装件，其中，所述至少一个第二半导体芯片被提供为设置成竖直地堆叠的多个第二半导体芯片。
...

【专利技术属性】
技术研发人员：金宣澈，金泰勋，黄智焕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR