导电特征形成制造技术

本公开涉及导电特征形成。本公开提供了涉及导电特征和形成具有不同尺寸的导电特征的方法的示例实施例。在一个实施例中，一种结构包括：衬底、衬底上的电介质层、以及分别穿过电介质层到达衬底上的第一源极/漏极区域和第二源极/漏极区域的第一导电特征和第二导电特征。第一导电特征具有沿着第一导电特征的纵向轴线的第一长度和垂直于第一长度的第一宽度。第二导电特征具有沿着第二导电特征的纵向轴线的第二长度和垂直于第二长度的第二宽度。第一导电特征的纵向轴线与第二导电特征的纵向轴线对齐。第一宽度大于第二宽度，第一长度小于第二长度。

【技术实现步骤摘要】
导电特征形成
本公开总体涉及半导体工艺，更具体地，涉及导电特征形成。
技术介绍
半导体集成电路(IC)工业经历了指数增长。IC材料和设计的技术进步已经产生了几代IC，其中每一代都具有比上一代更小和更复杂的电路。在IC演变过程中，功能密度(例如，每芯片面积的互连器件的数量)通常增加，而几何尺寸(例如，可以使用制造工艺创建的最小组件(或线路))减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。然而，按比例缩小也产生前几代IC在较大几何尺寸下可能不会出现的挑战。
技术实现思路
根据本公开的一个实施例，提供了一种半导体工艺的结构，包括：衬底；电介质层，电介质层在衬底上方；第一导电特征，第一导电特征穿过电介质层到达衬底上的第一源极/漏极区域，第一导电特征具有沿着第一导电特征的纵向轴线的第一长度和垂直于第一长度的第一宽度；以及第二导电特征，第二导电特征穿过电介质层到达衬底上的第二源极/漏极区域，第二导电特征具有沿着第二导电特征的纵向轴线的第二长度和垂直于第二长度的第二宽度，第一导电特征的纵向轴线与第二导电特征的纵向轴线对齐，第一宽度大于第二宽度，第一长度小于第二长度。根据本公开的另一实施例，提供了一种半导体工艺的结构，包括：衬底；静态随机存取存储器(SRAM)结构，SRAM结构在衬底上；电介质层，电介质层在衬底上的SRAM结构上方；位线接触，位线接触穿过电介质层到达SRAM结构；以及第一电源节点接触，第一电源节点接触穿过电介质层到达SRAM结构，第一电源节点接触的长度与位线接触的长度对齐，第一电源节点接触的长度大于位线接触的长度，第一电源节点接触的宽度小于位线接触的宽度。根据本公开的又一实施例，提供了一种半导体工艺的方法，该方法包括：在衬底上沉积电介质层；在电介质层上方沉积掩模；在掩模上方图案化光致抗蚀剂，光致抗蚀剂具有沟槽；穿过掩模来刻蚀第一掩模开口和第二掩模开口，刻蚀第一掩模开口和第二掩模开口包括穿过光致抗蚀剂中的沟槽来刻蚀掩模；穿过电介质层来刻蚀第一接触开口和第二接触开口，刻蚀第一接触开口和第二接触开口包括穿过第一掩模开口来刻蚀电介质层以形成第一接触开口，并且穿过第二掩模开口来刻蚀电介质层以形成第二接触开口，第一接触开口和第二接触开口具有对齐的并且与光致抗蚀剂中的沟槽的长度相对应的相应长度，第一接触开口的宽度大于第二接触开口的宽度；以及用导电材料填充第一接触开口和第二接触开口。附图说明当结合附图阅读时，从以下详细描述中可以最好地理解本公开的各方面。应当注意，根据行业中的标准实践，各种特征未按比例绘制。实际上，为了清楚讨论，可以任意增加或减少各种特征的尺寸。图1是根据一些实施例的静态随机存取存储器(SRAM)单元的电路示意图。图2是根据一些实施例的四个SRAM单元的布局。图3A、3B、3C、4A、4B、4C、5A、5B、5C、6A、6B、6C、7A、7B、7C、8A、8B、8C、9A、9B、9C、10A、10B和10C是根据一些实施例的在用于形成SRAM结构的示例工艺期间的各个阶段处的各个中间结构的视图。图11A、11B、11C、12A、12B、12C、13A、13B、13C、14A、14B、14C、15A、15B、15C、16A、16B和16C是根据一些实施例的在用于形成SRAM结构的另一示例工艺期间的各个阶段处的各个中间结构的视图。图17是示出根据一些实施例的在开口加宽刻蚀工艺期间脉冲等离子体生成器的功率和衬底支架的偏置电压的图示。具体实施方式下面的公开内容提供了用于实现所提供的主题的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅仅是示例而不意图是限制性的。例如，在下面的说明中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征以使得第一特征和第二特征可以不直接接触的实施例。此外，本公开在各个示例中可能重复参考标号和/或字母。这种重复是为了简单性和清楚性的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。此外，本文中可能使用了空间相关术语(例如“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个要素或特征相对于另一个(一些)要素或特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转了90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可能被相应地解释。本公开提供了涉及导电特征和形成具有不同尺寸的导电特征的方法的一些实施例。在一些应用中，可以实现具有不同横向尺寸的导电特征。随着特征大小的减少，用导电材料填充导电特征可能变得更加具有挑战性。在本文描述的示例中，具有比其他导电特征更小长度的一些导电特征可以以比这些其他导电特征更大的宽度来形成。通过增加具有较小长度的这些导电特征的宽度，可以改善形成导电特征的导电材料的间隙填充。此外，可以减小具有较大长度的导电特征的宽度，这可以增加这些导电特征和近似栅极结构之间的工艺窗口。可以实现其他益处。在形成静态随机存取存储器(SRAM)结构中的源极/漏极区域的导电特征的上下文中描述了本文描述的示例实施例。其他实施例可以在其他上下文中实现，例如，可以在前段制程(FrontEndOftheLine，FEOL)工艺、中段制程(MiddleEndOftheLine，MEOL)工艺和后段制程(BackEndOftheLine，BEOL)工艺中形成具有不同尺寸的其他导电特征。示例实施例可以具有广泛的适用性以形成导电特征的开口尺寸。描述了示例方法和结构的一些变型。本领域普通技术人员将容易理解可以在其他实施例的范围内做出的其他修改。虽然可以以特定顺序描述方法实施例，但是可以以任意逻辑顺序执行各种其他方法实施例，并且可以包括比本文描述的步骤更少或更多的步骤。在一些附图中，可以省略其中示出的组件或特征的一些参考标号以避免模糊其他组件或特征；这是为了便于描绘附图。图1示出了静态随机存取存储器(SRAM)单元100的电路示意图。SRAM单元100包括第一传输栅极晶体管和第二传输栅极晶体管PG1和PG2，第一上拉晶体管和第二上拉晶体管PU1和PU2，以及第一下拉晶体管和第二下拉晶体管PD1和PD2。第一传输栅极晶体管PG1的第一源极/漏极电耦合到位线节点BL，第一传输栅极晶体管PG1的第二源极/漏极电耦合到第一单元内节点nN1。第一传输栅极晶体管PG1的栅极电耦合到字线节点WL。第二传输栅极晶体管PG2的第一源极/漏极电耦合到互补位线节点BLB，第二传输栅极晶体管PG2的第二源极/漏极电耦合到第二单元内节点nN2。第二传输栅极晶体管PG2的栅极电耦合到字线节点WL。第一上拉晶体管和第一下拉晶体管PU1和PD1以及第二上拉晶体管和第二下拉晶体管PU2和PD2形成交叉耦合的反相器以形成存储元件。第一上拉晶体管和第二上拉晶体管PU1和P本文档来自技高网...

【技术保护点】
1.一种半导体工艺的结构，包括：/n衬底；/n电介质层，所述电介质层在所述衬底上方；/n第一导电特征，所述第一导电特征穿过所述电介质层到达所述衬底上的第一源极/漏极区域，所述第一导电特征具有沿着所述第一导电特征的纵向轴线的第一长度和垂直于所述第一长度的第一宽度；以及/n第二导电特征，所述第二导电特征穿过所述电介质层到达所述衬底上的第二源极/漏极区域，所述第二导电特征具有沿着所述第二导电特征的纵向轴线的第二长度和垂直于所述第二长度的第二宽度，所述第一导电特征的纵向轴线与所述第二导电特征的纵向轴线对齐，所述第一宽度大于所述第二宽度，所述第一长度小于所述第二长度。/n

【技术特征摘要】
20180928 US 16/145,4321.一种半导体工艺的结构，包括：
衬底；
电介质层，所述电介质层在所述衬底上方；
第一导电特征，所述第一导电特征穿过所述电介质层到达所述衬底上的第一源极/漏极区域，所述第一导电特征具有沿着所述第一导电特征的纵向轴线的第一长度和垂直于所述第一长度的第一宽度；以及
第二导电特征，所述第二导电特征穿过所述电介质层到达所述衬底上的第二源极/漏极区域，所述第二导电特征具有沿着所述第二导电特征的纵向轴线的第二长度和垂直于所述第二长度的第二宽度，所述第一导电特征的纵向轴线与所述第二导电特征的纵向轴线对齐，所述第一宽度大于所述第二宽度，所述第一长度小于所述第二长度。


2.根据权利要求1所述的结构，其中，所述第一宽度比所述第二宽度大至少0.5nm。


3.根据权利要求1所述的结构，其中，所述第一导电特征是对于所述衬底上的静态随机存取存储器SRAM结构的位线导电特征。


4.根据权利要求1所述的结构，其中，所述第一导电特征的纵向轴线和所述第二导电特征的纵向轴线在所述衬底上的静态随机存取存储器SRAM单元的边界中对齐。


5.根据权利要求1所述的结构，其中：
所述第一导电特征延伸至所述衬底上的静态随机存取存储器SRAM单元的传输栅极晶体管的源极/漏极区域；并且
所述第二导电特征延伸至所述SRAM单元的上拉晶体管的源极/漏极区域。


6.一种半导体工艺的结构，包括：
衬底；
静态随机存取存储器SRAM结构，所述SRAM结构在所述衬底上；
电介质层，所述电介质层在所述衬底上的所述SRAM结构上方；
位线接触，所述位线接触穿过所述电介质层到达所述SRAM结构；以及
第一电源节点接触，所述第一电源节点接触穿过所述电介质层到达所述SRAM结构，所述第一电源节点接触的长度与所述位线接触的长度对齐，所述第一电源节点接触的长度大于所述位线接触的长度，所述第一电源节点接触的宽度小于所述位线接触的宽度。


7.根...

【专利技术属性】
技术研发人员：黄玉莲，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71