一种堆叠封装结构及其制备方法技术

本发明专利技术公开一种堆叠封装结构，包括倒贴于第一重布线层，焊盘带凸点的第一芯片；覆盖第一芯片正面的底层填充膜；设置在第一芯片周围的第一导电通道；包覆第一芯片及第一导电通道上部的第一塑封层；第一重布线层，形成于底层填充膜的背面，电连接至第一芯片和第一导电通道；第一介质层，覆盖第一重布线层的表面及间隙；第二芯片，正贴于第一塑封层的表面；设置在第二芯片周围的第二导电通道；包覆第二芯片以及第二导电通道的第二塑封层；第二重布线层，形成于第二塑封层的表面，电连接至第二芯片及第二导电通道；以及第二介质层，覆盖第二重布线层的表面及间隙。

【技术实现步骤摘要】
一种堆叠封装结构及其制备方法
本专利技术涉及半导体集成电路封装
，特别涉及一种堆叠封装技术。
技术介绍
随着半导体集成电路技术的迅猛发展，电子封装产品有着高密度、多功能的发展趋势。三维堆叠封装是指将至少两层芯片堆叠设置并进行封装，因此其可以在更小的空间内集成更多的半导体芯片。现有技术中，多采用垂直导电通道以及重布线结构实现各层芯片的导电互连。在通道直径较小时，可以采用例如原子层沉积(ALD)、化学气相沉积(CVD)等方法先沉积金属粘附层与种子层，或仅仅沉积导电金属粘附层，然后电镀铜而填充导电通道。而当通道直径足够大时，例如直径大于20微米，通常采用深孔溅射镀金属粘附层和种子层，然后再电镀铜的方法形成导电通道。但是由于大尺寸通道在填充到一定的厚度后，就可以满足导电互连的功能，接下来仍采用电镀铜的方法完全填充通道，不仅增加成本，也使得工艺难度增加很大，而如果不予以填满，导电通道中间仍然是空洞，则工艺流程中的残余材料，或者产生的反应物等都会在通道中间聚集，这对封装整体的可靠性将会产生严重的负面影响。
技术实现思路
为解决现有技术中的全部或部分问题，本专利技术一方面提供一种堆叠封装结构，包括：第一芯片，所述第一芯片的正面具有焊盘，所述芯片焊盘上具有凸点；底层填充膜，所述底层填充膜覆盖所述第一芯片的正面，所述芯片凸点贯穿所述底层填充膜，从而将芯片焊盘从底层填充膜的外表面引出；第一导电通道，所述第一导电通道设置在所述第一芯片的周围，所述第一导电通道对的下端贯穿所述底层填充膜并露出其下金属表面；第一塑封层，所述第一塑封层包覆所述第一芯片及所述第一导电通道的上端；第一重布线层，所述第一重布线层形成于所述底层填充膜的背面，所述第一重布线层电连接至所述第一芯片的凸点和所述第一导电通道；第一介质层，所述第一介质层覆盖所述第一重布线层的表面及间隙；底层填充膜，所述底层填充膜填充于所述第一芯片及所述第一重布线层之间，包覆所述第一芯片的凸点，起到绝缘保护的作用；第二芯片，所述第二芯片正贴装于所述第一塑封层的表面；第二导电通道，所述第二导电通道设置在所述第二芯片的周围；第二塑封层，所述第二塑封层包覆所述第二芯片以及所述第二导电通道；第二重布线层，所述第二重布线层形成于所述第二塑封层的表面，所述第二重布线层电连接至所述第二芯片及所述第二导电通道；以及第二介质层，所述第二介质层覆盖所述第二重布线层的表面及间隙。进一步地，所述第一导电通道及第二导电通道的内壁为导电金属层，中间填充有介质材料。进一步地，所述第一导电通道及第二导电通道的内壁厚度为5-10μm。进一步地，所述第一导电通道及第二导电通道的填充介质材料为硅基无机物、有机物、树脂等有机介质材料或导电金属胶。进一步地，所述第一重布线层实现对所述第一芯片的扇出互连。进一步地，所述第二重布线层实现对所述第二芯片的扇出互连。进一步地，所述第二芯片通过双面胶膜贴装于所述第一塑封层表面。进一步地，所述第一芯片和/或所述第二芯片可以是单个芯片或多个相同或不同芯片的集成。本专利技术另一方面提供一种制备该堆叠封装结构的方法，包括：在临时基板上覆盖临时键合膜；通过图形化电镀形成第一重布线层；在所述第一重布线层表面形成第一介质层；将所述第一芯片贴装于所述第一介质层上，与所述第一重布线层电连通；形成底层填充膜；形成第一塑封层；在所述第一塑封层及所述底层填充膜上形成第一导电通道；将第二芯片正贴于所述第一塑封层表面；形成第二塑封层；在所述第二塑封层上形成第二导电通道；在第二塑封层上形成第二重布线层；在所述第二重布线层表面形成第二介质层；以及去除所述临时基板及临时键合膜。进一步地，所述方法还包括：在晶圆表面形成介质层；去除部分介质层，以露出芯片焊盘；在芯片焊盘上形成凸点；减薄晶圆；以及分割晶圆以形成单个芯片。进一步地，所述第一导电通道的形成包括：在所述第一塑封层表面钻孔，穿过所述第一塑封层及所述底层填充膜，到达所述第一重布线层；在通孔内形成金属粘附层和种子层，然后电镀铜，以形成导电金属层；以及在导电金属层内部填充介质材料。进一步地，所述介质材料的填充包括：旋涂流体状态介质原材料，若介质原材料并非呈流体状态，预先制成溶液状态，或者悬浮混合液体；采用低温脱气和中温烘烤的方法固化旋涂介质材料；以及采用机械磨平或湿法去除导电通道处多余介质材料。进一步地，所述介质材料的填充包括采用点胶的方式往通道里施加导电金属胶，完全填充后，烘烤脱气、固化导电金属胶，填满导电通道。本专利技术提供的一种堆叠封装结构及其制备方法，基于最近垂直互连原则，选择芯片边缘外尺寸最小叠加公差位置，通过导电通道以及重布线层实现上下层堆叠芯片的信号联通。同时，该封装结构中的导电通道在导电金属层的内部还填充有介质材料，有效防止了残余材料、生成的反应物等在导电通道中间对封装体可靠性产生影响。附图说明为进一步阐明本专利技术的各实施例的以上和其它优点和特征，将参考附图来呈现本专利技术的各实施例的更具体的描述。可以理解，这些附图只描绘本专利技术的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。图1示出根据本专利技术一个实施例的形成的一种堆叠封装结构100的剖面示意图；图2A至图2K示出根据本专利技术的一个实施例形成该种堆叠封装结构100的过程剖面示意图；图3示出根据本专利技术的一个实施例形成该种堆叠封装结构100的流程图300；图4A至图4F示出根据本专利技术的一个实施例形成第一导电通道及第二导电通道的过程剖面示意图；以及图5示出根据本专利技术的一个实施例形成导电通道的流程图500。具体实施方式以下的描述中，参考各实施例对本专利技术进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免模糊本专利技术的专利技术点。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本专利技术的实施例的全面理解。然而，本专利技术并不限于这些特定细节。此外，应理解附图中示出的各实施例是说明性表示且不一定按正确比例绘制。在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本专利技术的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。需要说明的是，本专利技术的实施例以特定顺序对工艺步骤进行描述，然而这只是为了阐述该具体实施例，而不是限定各步骤的先后顺序。相反，在本专利技术的不同实施例中，可根据工艺的调节来调整各本文档来自技高网...

【技术保护点】
1.一种堆叠封装结构，包括：/n第一芯片，所述第一芯片的正面具有焊盘；/n底层填充膜，所述底层填充膜覆盖所述第一芯片的正面；/n第一导电通道，所述第一导电通道设置在所述第一芯片的周围；/n第一塑封层，所述第一塑封层包覆所述第一芯片及所述第一导电通道的上端；/n第一重布线层，所述第一重布线层形成于所述底层填充膜的背面，所述第一重布线层电连接至所述第一芯片和所述第一导电通道；/n第一介质层，所述第一介质层覆盖所述第一重布线层的表面及间隙；/n第二芯片，所述第二芯片正贴于所述第一塑封层的表面，所述第二芯片的正面具有焊盘；/n第二导电通道，所述第二导电通道设置在所述第二芯片的周围；/n第二塑封层，所述第二塑封层包覆所述第二芯片以及所述第二导电通道；/n第二重布线层，所述第二重布线层形成于所述第二塑封层的表面，所述第二重布线层电连接至所述第二芯片及所述第二导电通道；以及/n第二介质层，所述第二介质层覆盖所述第二重布线层的表面及间隙。/n

【技术特征摘要】
1.一种堆叠封装结构，包括：
第一芯片，所述第一芯片的正面具有焊盘；
底层填充膜，所述底层填充膜覆盖所述第一芯片的正面；
第一导电通道，所述第一导电通道设置在所述第一芯片的周围；
第一塑封层，所述第一塑封层包覆所述第一芯片及所述第一导电通道的上端；
第一重布线层，所述第一重布线层形成于所述底层填充膜的背面，所述第一重布线层电连接至所述第一芯片和所述第一导电通道；
第一介质层，所述第一介质层覆盖所述第一重布线层的表面及间隙；
第二芯片，所述第二芯片正贴于所述第一塑封层的表面，所述第二芯片的正面具有焊盘；
第二导电通道，所述第二导电通道设置在所述第二芯片的周围；
第二塑封层，所述第二塑封层包覆所述第二芯片以及所述第二导电通道；
第二重布线层，所述第二重布线层形成于所述第二塑封层的表面，所述第二重布线层电连接至所述第二芯片及所述第二导电通道；以及
第二介质层，所述第二介质层覆盖所述第二重布线层的表面及间隙。


2.如权利要求1所述的结构，其特征在于，所述第一芯片及第二芯片的焊盘上具有凸点，所述第一芯片的凸点贯穿所述底层填充膜，所述第一芯片及第二芯片的凸点分别电连接至所述第一重布线层及所述第二重布线层。


3.如权利要求2所述的结构，其特征在于，所述第一重布线层实现对所述第一芯片的扇出互连，所述第二重布线层实现对所述第二芯片的的扇出互连。


4.如权利要求1所述的结构，其特征在于，所述第一导电通道及第二导电通道的内壁为5-10μm厚的导电金属层，中间填充有介质材料。


5.如权利要求4所述的结构，其特征在于，所述第一导电通道及第二导电通道中间填充的介质材料为硅基无机物、有机物、树脂或导电金属胶。


6.如权利要求1所述的结构，其特征在于，进一步地，...

【专利技术属性】
技术研发人员：姚大平，
申请(专利权)人：江苏中科智芯集成科技有限公司，
类型：发明
国别省市：江苏;32