一种堆叠封装结构及其制备方法技术

本发明专利技术公开一种堆叠封装结构，包括倒贴于第一重布线层，焊盘带凸点的第一芯片；覆盖第一芯片正面的底层填充膜；设置在第一芯片周围的第一导电通道；包覆第一芯片及第一导电通道上部的第一塑封层；第一重布线层，形成于底层填充膜的背面，电连接至第一芯片和第一导电通道；第一介质层，覆盖第一重布线层的表面及间隙；第二芯片，正贴于第一塑封层的表面；设置在第二芯片周围的第二导电通道；包覆第二芯片以及第二导电通道的第二塑封层；第二重布线层，形成于第二塑封层的表面，电连接至第二芯片及第二导电通道；以及第二介质层，覆盖第二重布线层的表面及间隙。

【技术实现步骤摘要】
一种堆叠封装结构及其制备方法
本专利技术涉及半导体集成电路封装
，特别涉及一种堆叠封装技术。
技术介绍
随着半导体集成电路技术的迅猛发展，电子封装产品有着高密度、多功能的发展趋势。三维堆叠封装是指将至少两层芯片堆叠设置并进行封装，因此其可以在更小的空间内集成更多的半导体芯片。现有技术中，多采用垂直导电通道以及重布线结构实现各层芯片的导电互连。在通道直径较小时，可以采用例如原子层沉积(ALD)、化学气相沉积(CVD)等方法先沉积金属粘附层与种子层，或仅仅沉积导电金属粘附层，然后电镀铜而填充导电通道。而当通道直径足够大时，例如直径大于20微米，通常采用深孔溅射镀金属粘附层和种子层，然后再电镀铜的方法形成导电通道。但是由于大尺寸通道在填充到一定的厚度后，就可以满足导电互连的功能，接下来仍采用电镀铜的方法完全填充通道，不仅增加成本，也使得工艺难度增加很大，而如果不予以填满，导电通道中间仍然是空洞，则工艺流程中的残余材料，或者产生的反应物等都会在通道中间聚集，这对封装整体的可靠性将会产生严重的负面影响。专利技术内容为解决现有本文档来自技高网...

【技术保护点】
1.一种堆叠封装结构，包括：/n第一芯片，所述第一芯片的正面具有焊盘；/n底层填充膜，所述底层填充膜覆盖所述第一芯片的正面；/n第一导电通道，所述第一导电通道设置在所述第一芯片的周围；/n第一塑封层，所述第一塑封层包覆所述第一芯片及所述第一导电通道的上端；/n第一重布线层，所述第一重布线层形成于所述底层填充膜的背面，所述第一重布线层电连接至所述第一芯片和所述第一导电通道；/n第一介质层，所述第一介质层覆盖所述第一重布线层的表面及间隙；/n第二芯片，所述第二芯片正贴于所述第一塑封层的表面，所述第二芯片的正面具有焊盘；/n第二导电通道，所述第二导电通道设置在所述第二芯片的周围；/n第二塑封层，所述...

【技术特征摘要】
1.一种堆叠封装结构，包括：
第一芯片，所述第一芯片的正面具有焊盘；
底层填充膜，所述底层填充膜覆盖所述第一芯片的正面；
第一导电通道，所述第一导电通道设置在所述第一芯片的周围；
第一塑封层，所述第一塑封层包覆所述第一芯片及所述第一导电通道的上端；
第一重布线层，所述第一重布线层形成于所述底层填充膜的背面，所述第一重布线层电连接至所述第一芯片和所述第一导电通道；
第一介质层，所述第一介质层覆盖所述第一重布线层的表面及间隙；
第二芯片，所述第二芯片正贴于所述第一塑封层的表面，所述第二芯片的正面具有焊盘；
第二导电通道，所述第二导电通道设置在所述第二芯片的周围；
第二塑封层，所述第二塑封层包覆所述第二芯片以及所述第二导电通道；
第二重布线层，所述第二重布线层形成于所述第二塑封层的表面，所述第二重布线层电连接至所述第二芯片及所述第二导电通道；以及
第二介质层，所述第二介质层覆盖所述第二重布线层的表面及间隙。


2.如权利要求1所述的结构，其特征在于，所述第一芯片及第二芯片的焊盘上具有凸点，所述第一芯片的凸点贯穿所述底层填充膜，所述第一芯片及第二芯片的凸点分别电连接至所述第一重布线层及所述第二重布线层。


3.如权利要求2所述的结构，其特征在于，所述第一重布线层实现对所述第一芯片的扇出互连，所述第二重布线层实现对所述第二芯片的的扇出互连。


4.如权利要求1所述的结构，其特征在于，所述第一导电通道及第二导电通道的内壁为5-10μm厚的导电金属层，中间填充有介质材料。


5.如权利要求4所述的结构，其特征在于，所述第一导电通道及第二导电通道中间填充的介质材料为硅基无机物、有机物、树脂或导电金属胶。


6.如权利要求1所述的结构，其特征在于，进一步地，...

【专利技术属性】
技术研发人员：姚大平，
申请(专利权)人：江苏中科智芯集成科技有限公司，
类型：发明
国别省市：江苏;32