具有叠置单元的半导体结构及制造方法、电子设备技术

本发明专利技术涉及具有叠置单元的半导体结构，包括：保护层，具有上表面与下表面；多个单元，在保护层的下表面沿保护层的厚度方向依次叠置，每一个单元包括基底，最上侧单元的基底与保护层之间限定第一容纳空间，相邻叠置的上、下单元的基底之间限定第二容纳空间，至少一个单元的基底设置有芯片，所述芯片位于对应的容纳空间内；和多个导电通孔，每个导电通孔自保护层的上表面穿过保护层沿保护层的厚度方向向下延伸而与对应的单元电连接，且所述多个导电通孔包括穿过保护层和至少一个单元的基底的多个跨层导电通孔。本发明专利技术还涉及叠置单元的半导体结构的制造方法及具有该结构的电子设备。

Semiconductor structure with stacking unit, manufacturing method and electronic equipment

【技术实现步骤摘要】
具有叠置单元的半导体结构及制造方法、电子设备
本专利技术的实施例涉及半导体领域，尤其涉及一种半导体结构及其制造方法，以及一种具有该半导体结构的电子设备。
技术介绍
随着当今无线通讯技术的飞速发展，小型化便携式终端设备的应用也日益广泛，因而对于高性能、小尺寸的射频前端模块和器件的需求也日益迫切。近年来，以例如为薄膜体声波谐振器(FilmBulkAcousticResonator，简称FBAR)为基础的滤波器、双工器等滤波器件越来越为市场所青睐。一方面是因为其插入损耗低、过渡特性陡峭、选择性高、功率容量高、抗静电放电(ESD)能力强等优异的电学性能，另一方面也是因为其体积小、易于集成的特点所致。不过，现实中对于滤波器件的尺寸存在进一步减小的需要。
技术实现思路
为缓解或解决使用现有技术中的上述问题的至少一个方面，提出本专利技术。根据本专利技术的实施例的一个方面，提出了一种具有叠置单元的半导体结构，包括：保护层，保护层具有上表面与下表面；多个单元，在保护层的下表面沿保护层的厚度方向依次叠置，每一个单本文档来自技高网...

【技术保护点】
1.一种具有叠置单元的半导体结构，包括：/n保护层，保护层具有上表面与下表面；/n多个单元，在保护层的下表面沿保护层的厚度方向依次叠置，每一个单元包括基底，所述多个单元的最上侧单元的基底与保护层之间限定第一容纳空间，相邻叠置的上单元与下单元的基底之间限定第二容纳空间，至少一个单元的基底设置有芯片，所述芯片位于对应的容纳空间内；和/n多个导电通孔，每个导电通孔自所述保护层的上表面穿过所述保护层沿保护层的厚度方向向下延伸而与对应的单元电连接，且所述多个导电通孔包括穿过保护层和至少一个单元的基底的多个跨层导电通孔。/n

【技术特征摘要】
1.一种具有叠置单元的半导体结构，包括：
保护层，保护层具有上表面与下表面；
多个单元，在保护层的下表面沿保护层的厚度方向依次叠置，每一个单元包括基底，所述多个单元的最上侧单元的基底与保护层之间限定第一容纳空间，相邻叠置的上单元与下单元的基底之间限定第二容纳空间，至少一个单元的基底设置有芯片，所述芯片位于对应的容纳空间内；和
多个导电通孔，每个导电通孔自所述保护层的上表面穿过所述保护层沿保护层的厚度方向向下延伸而与对应的单元电连接，且所述多个导电通孔包括穿过保护层和至少一个单元的基底的多个跨层导电通孔。


2.根据权利要求1所述的半导体结构，其中：
所述多个导电通孔包括穿过所述上单元的基底而电连接到所述下单元的跨层导电通孔，和/或包括穿过所述上单元与下单元的基底而与所述下单元下方的对应单元电连接的跨层导电通孔。


3.根据权利要求2所述的半导体结构，其中：
相邻叠置的上单元与下单元的一个单元为包括多个串联谐振器的串联谐振器单元，且相邻叠置的上单元与下单元的另一个单元为包括多个并联谐振器的并联谐振器单元；
所述多个导电通孔包括与串联谐振器单元电连接的导电通孔以及与并联谐振器单元电连接的导电通孔。


4.根据权利要求3所述的半导体结构，其中：
所述串联谐振器的压电层、顶电极、底电极、钝化层的厚度中的至少一个厚度不同于所述并联谐振器的压电层、顶电极、底电极、钝化层的厚度中的对应的厚度。


5.根据权利要求2所述的半导体结构，其中：
相邻叠置的上单元与下单元的一个单元为接收滤波器单元，且相邻叠置的上单元与下单元的另一个单元为发射滤波器单元。


6.根据权利要求1所述的半导体结构，其中：
所述多个导电通孔包括穿过保护层而仅与最上层单元电连接的单层导电通孔。


7.根据权利要求1-6中任一项所述的半导体结构，其中：
每个跨层导电通孔仅与保护层下方一个对应的单元电连接。


8.根据权利要求7所述的半导体结构，其中：
所述多个单元仅包括自上而下依次叠置的第一单元与第二单元；且
每个跨层导电通孔仅与第二单元电连接。


9.根据权利要求7所述的半导体结构，其中：
所述多个单元仅包括自上而下依次叠置的第一单元、第二单元、第三单元和第四单元；且
所述跨层导电通孔包括仅与第二单元电连接的跨层导电通孔，仅与第三单元电连接的跨层导电通孔，以及仅与第四单元电连接的跨层导电通孔。


10.根据权利要求1所述的半导体结构，其中：
至少一个跨层导电通孔与至少两个单元同时电连接。


11.根据权利要求10所述的半导体结构，其中：
所述多个导电通孔中的每一个为与每一个单元均电连接的跨层导电通孔。


12.根据权利要求11所述的半导体结构，其中：
所述多个单元仅包括自上而下依次叠置且相同的四个单元，每个单元为滤波器单元；或者
所述多个单元仅包括自上而下依次叠置且相同的二个单元，每个单元为滤波器单元。


13.根据权利要求1所述的半导体结构，其中：
单元均设置在对应基底的上表面。


14.根据权利要求1所述的半导体结构，其中：
对于在半导体结构的厚度方向上相邻的两个单元，在径向方向上，与上单元电连接的导电通孔处于与下单元电连接的导电通孔的内侧。
<...

【专利技术属性】
技术研发人员：张巍，庞慰，张兰月，温攀，张孟伦，杨清瑞，
申请(专利权)人：诺思天津微系统有限责任公司，
类型：发明
国别省市：天津;12