【技术实现步骤摘要】
半导体结构的形成方法
本公开实施例关于内连线结构,更特别关于金属间介电层的组成与其形成方法。
技术介绍
半导体产业持续创新半导体技术,比如减少结构(如线路、空间、与孔洞)的最小尺寸的多重图案化、三维晶体管(如鳍状场效晶体管)、更多内连线层、与埋置于半导体基板上堆叠的内连线系统中的电子构件,以增加集成电路中的电子构件(如晶体管、二极管、电阻、电容、或类似物)与内连线结构(如接点、通孔、线路、接合垫、或类似物)的密度。缩小尺寸可增加电子构件的固有速度,且可由任何给定的成本实施较高的集成电路功能。然而缩小尺寸通常具有新挑战如隔离、漏电流、可信度、寄生串联电阻、与寄生耦合电阻。
技术实现思路
本公开一实施例提供的半导体结构的形成方法,包括:形成导电单元于基板上的介电层中;沉积介电材料于导电单元上,且沉积介电材料的步骤包括:将基板置入工艺腔室;将第一前驱物导入工艺腔室,且第一前驱物包括硅原子与氧原子;以及将第二前驱物导入工艺腔室,以反应形成介电材料,第二前驱物包括碳氢化合物,其中沉积介电材料的步骤不含气态氧;移除介 ...
【技术保护点】
1.一种半导体结构的形成方法,包括:/n形成一导电单元于一基板上的一介电层中;/n沉积一介电材料于该导电单元上,且沉积该介电材料的步骤包括:/n将该基板置入一工艺腔室;/n将一第一前驱物导入该工艺腔室,且该第一前驱物包括硅原子与氧原子;以及/n将一第二前驱物导入该工艺腔室,以反应形成该介电材料,该第二前驱物包括碳氢化合物,其中沉积该介电材料的步骤不含气态氧;/n移除该介电材料的一部分,以露出该导电单元;以及/n形成一接点穿过该介电材料至该导电单元。/n
【技术特征摘要】
20180731 US 62/712,345;20190621 US 16/449,1601.一种半导体结构的形成方法,包括:
形成一导电单元于一基板上的一介电层中;
沉积一介电材料于该导电单元上,且沉积该介电材料的步骤包括:<...
【专利技术属性】
技术研发人员:刘中伟,柯宇伦,邱意为,
申请(专利权)人:台湾积体电路制造股份有限公司,
类型:发明
国别省市:中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。