承载结构及封装结构制造技术

一种承载结构及封装结构，包括：多个基板、连结于各该基板之间的隔离部、以及设于该多个基板外围且具有至少一开口的围绕部，以借由该开口的设计，减少该承载结构的绝缘层的面积，进而减少静电于该承载结构中的整体积存空间。

Bearing structure and package structure

【技术实现步骤摘要】
承载结构及封装结构
本专利技术有关一种封装技术，尤指一种半导体封装结构及其承载结构。
技术介绍
目前半导体封装制程中，所采用的封装基板条设计有电镀汇流排与电镀桥接线，以供电镀图案化金属层，其中，该些电镀汇流排延伸至该封装基板条的侧边。如图1A及图1A’所示，前述封装基板条包括：多个置晶区1a、连结于各该置晶区1a之间的隔离区1b、以及位于该置晶区1a与该隔离区1b外围的围绕区1c，该置晶区1a具有阵列排设的多个基板10，且该围绕区1c配置有电镀汇流排13，其中，该基板10具有介电体100与设于该介电体100中的线路层101。在封装过程中，经由一轨道(图未示)传送该封装基板条，以将半导体元件11设于该基板10上并电性连接该基板10，再以封装胶体12包覆该半导体元件11，以形成封装结构1。之后，切除该围绕区1c，再如图1B所示，沿该隔离区1b进行切单制程，以获取多个半导体封装件。然而，现有封装制程中，由于该基板10的本体(该介电体100)为高分子复合材，故于封装制程中，摩擦/吸取及放置等加工动作容易于该高分子复合材中产生高静电压的积存，且该半导体元件11接置于该基板10上后，两者可视为同一结构组合，因而当高静电压碰触导体或接地后，若超出该半导体元件11的静电负荷极限量，会造成静电破坏产品。例如，当传送该封装基板条时，该电镀汇流排13外露于该封装基板条的侧面，致使该电镀汇流排13与该轨道会相互接触摩擦，因而该介电体100的积存静电会产生静电放电(ElectrostaticDischarge，简称ESD)效应，导致静电触发产生的电流会沿着该电镀汇流排13、电流导引线(其配置于该隔离区1b以连接该电镀汇流排13与该线路层101)及线路层101导通到半导体元件11，若该电流量大于该半导体元件11的静电流负荷的极限量，则该静电触发产生的电流会破坏该半导体元件11的电性功能，如烧坏该半导体元件11。或者，当该半导体元件11以打线或覆晶方式设置于该基板10上之后，在进行形成该封装胶体12的模压作业中，因金属上、下模具于脱模过程中会快速分离，故该介电体100的积存静电会产生静电放电(ESD)效应，静电触发产生的电流会沿着该电镀汇流排13、电流导引线及线路层101导通到半导体元件11，若该电流量大于该半导体元件11的静电流负荷的极限量，则该静电触发产生的电流会破坏该半导体元件11的电性功能。另一方面，为了解决静电经由该电镀汇流排13导入该半导体元件11的问题，遂有在各该隔离区1b上铣出狭长的贯通开槽(如图1A’所示的虚线表示的长条状14)，以移除该隔离区1b中的电流导引线，致使该电镀汇流排13与该线路层101的间形成断路，但该开槽不仅会使该封装基板条容易变形，且该开槽的宽度需大于该隔离区1b的宽度，导致该置晶区1a的可布线平面面积减少，因而会增加封装制程的成本(如增加该基板10的层数以达到所需的布线数量)。因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
技术实现思路
鉴于上述现有技术的缺失，本专利技术提供一种承载结构及封装结构，以减少结构的绝缘层的面积。本专利技术的承载结构，定义有相邻接的保留区与移除区，该承载结构包括：多个基板，其位于该保留区；一隔离部，其位于该保留区且连结于各该基板之间；以及一围绕部，其位于该移除区且形成有至少一开口。本专利技术还提供一种封装结构，其包括：一承载结构，其定义有相邻接的保留区与移除区，该承载结构包含：多个基板，其位于该保留区；一隔离部，其位于该保留区且连结于各该基板之间；及一围绕部，其位于该移除区且形成有至少一开口；多个电子元件，其设于各该基板上并电性连接该基板；以及包覆层，其形成于该保留区上以包覆该多个电子元件。前述的基板结构与封装结构中，该基板包含有至少一线路层。前述的基板结构与封装结构中，该围绕部的表面形成有一绝缘层。例如，该开口形成于该绝缘层上。前述的基板结构与封装结构中，该开口中形成有导电体。例如，该导电体贯穿该围绕部或未贯穿该围绕部。前述的基板结构与封装结构中，该围绕部具有多个电镀导线，其对应电性连接各该基板。例如，该些电镀导线的至少两者为相互串连。由上可知，本专利技术的承载结构及封装结构，主要借由该围绕部具有至少一开口的设计，以减少该承载结构的绝缘层的面积，因而可减少该静电于该承载结构中的整体积存空间，也就是，可减少该基板上的静电量或可调控该基板的静电分布，故相较于现有技术，本专利技术的结构不仅该静电触发产生的电流量不会超过大于该电子元件的静电流负荷的极限量，且能避免该承载结构发生变形，更无需缩减该基板的可布线平面面积，因而能降低封装制程的成本。附图说明图1A及图1B为现有半导体封装件的制法的剖面示意图；图1A’为图1A的上视示意图；图2A为本专利技术的承载结构的上视示意图；图2A’为本专利技术的封装结构的上视示意图；图2B为图2A’的局部剖面示意图；图2C为图2A的局部剖面示意图；图2C’为图2C的另一实施例；以及图2D为图2A的局部侧面示意图。符号说明：1,3封装结构1a置晶区1b隔离区1c围绕区10,20基板100介电体101,201线路层11半导体元件12封装胶体13电镀汇流排14长条状2承载结构2a第一侧2b第二侧2c侧面200介电层202电性接触垫203防焊层203a开孔21隔离部22围绕部220开口221导电体222电镀导线223延伸导线30电子元件31导电凸块32包覆层A保留区B移除区。具体实施方式以下借由特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其他优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本专利技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如「上」、「第一」、「第二」及「一」等的用语，也仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当也视为本专利技术可实施的范畴。请参阅图2A及图2B，其为本专利技术的承载结构2的示意图。如图所示，所述的承载结构2定义有相邻接的保留区A与移除区B(两者交界如图2A所示的虚线)，且该承载结构2包括：多个位于该保留区A的基板20、位于该保留区A且连结于各该基板20之间的隔离部21、以及位于该移除区B且具有至少一开口220的围绕部22。所述的承本文档来自技高网...

【技术保护点】
1.一种承载结构，其定义有相邻接的保留区与移除区，其特征在于，该承载结构包括：/n多个基板，其位于该保留区；/n一隔离部，其位于该保留区且连结于各该基板之间；以及/n一围绕部，其位于该移除区且形成有至少一开口。/n

【技术特征摘要】
20180727 TW 1071261521.一种承载结构，其定义有相邻接的保留区与移除区，其特征在于，该承载结构包括：
多个基板，其位于该保留区；
一隔离部，其位于该保留区且连结于各该基板之间；以及
一围绕部，其位于该移除区且形成有至少一开口。


2.一种封装结构，其特征在于，该封装结构包括：
一承载结构，其定义有相邻接的保留区与移除区，其中，该承载结构包含有：
多个基板，其位于该保留区；
一隔离部，其位于该保留区且连结于各该基板之间；及
一围绕部，其位于该移除区且形成有至少一开口；
多个电子元件，其设于各该基板上并电性连接该基板；以及
包覆层，其形成于该保留区上以包覆该多个电子元件。


3.根据权...

【专利技术属性】
技术研发人员：萧宪隆，白裕呈，罗家麒，陈思先，张书齐，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾;71