半导体结构制造技术

本实用新型专利技术涉及一种半导体结构，包括：基底以及位于所述基底上的若干分立的牺牲层；位于所述牺牲层侧壁表面的缓冲层，所述缓冲层的材料含有有机基团以及无机成分；位于所述缓冲层表面的侧墙层，且所述缓冲层位于所述侧墙层与所述牺牲层之间。本实用新型专利技术能够改善自对准图形的图形质量，提高半导体生产良率。

Semiconductor structure

【技术实现步骤摘要】
半导体结构
本技术涉及半导体
，特别涉及一种半导体结构。
技术介绍
半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，器件的功能不断强大，半导体制造难度也与日俱增。光刻技术是半导体制造工艺中最为关键的生产技术，随着半导体工艺节点的不断减小，现有的光刻技术已经无法满足半导体制造的需求。双重图形化(DP：Double-Patterning)技术甚至多重图形化技术成为了业界的最佳选择之一，双重图形化技术只需要对现有的光刻基础设施进行很小的改动，就可以有效地填补更小节点的光刻技术空白，改进相邻半导体图形之间的最小间距(pitch)。双重图形化技术的原理是将一套高密度的图形分解成两套分立的、密度低一些的图形，然后将它们制备到晶圆上。现有技术的双重图形化技术主要有：自对准双重图形化(SADP：Self-AlignedDouble-Patterning)、二次光刻和刻蚀工艺(LELE：Litho-Eth-Litho-Eth)。然而，现有技术形成的半导体结构的性能仍有待提高。
技术实现思路
本技术实施例解决的技术问题为提供一种半导体结构，改善自对准图形化的图形质量，提高生产良率。为解决上述技术问题，本技术实施例提供一种半导体结构，包括：基底以及位于所述基底上的若干分立的牺牲层；位于所述牺牲层侧壁表面的缓冲层，所述缓冲层的材料含有有机基团以及无机成分；位于所述缓冲层表面的侧墙层，且所述缓冲层位于所述侧墙层与所述牺牲层之间。与现有技术相比，本技术实施例提供的技术方案具有以下优点：本技术实施例提供一种结构性能优越的半导体结构，在牺牲层与侧墙层之间设置有缓冲层，且缓冲层的材料中具有有机基团以及无机成分，有机基团与牺牲层材料之间具有相容性，使得缓冲层与牺牲层之间的界面不仅具有良好的结合作用且界面处的应力小；缓冲层中的无机成分与侧墙层之间通过化学键结合，且缓冲层与侧墙层之间的应力也相对较小。并且，由于缓冲层位于所述牺牲层与侧墙层之间，避免了牺牲层与侧墙层直接接触而造成的界面应力大的问题。由此，后续在去除牺牲层后，避免了由于应力而造成的侧墙层发生倾斜或者倒塌的问题，使得侧墙层的图形形貌能够保持不变，从而提高自对准图形化的图形质量，提高半导体结构的生产良率。附图说明一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。图1至图4为一种半导体结构形成方法各步骤对应的剖面结构示意图；图5至图13为本技术实施例提供的半导体结构形成方法各步骤对应的结构示意图。具体实施方式由
技术介绍
可知，现有形成的半导体结构的性能存在需要改进的地方。现结合一种半导体结构的形成方法进行分析，图1至图4为一种半导体结构形成方法各步骤对应的剖面结构示意图。参考图1，提供基底100，在所述基底100上形成若干分立的牺牲层101。参考图2，在所述牺牲层101顶部和侧壁、以及所述基底上形成侧墙膜102，所述侧墙膜102保型覆盖所述牺牲层101。参考图3，回刻蚀(etchback)所述侧墙膜102(参考图2)，刻蚀去除位于所述牺牲层101顶部的侧墙膜102，且还刻蚀去除基底100上的侧墙膜102，形成覆盖所述牺牲层101侧壁的侧墙层103。参考图4，去除所述牺牲层101(参考图3)。后续的步骤包括：以所述侧墙层103为掩膜，刻蚀所述基底100，形成目标图形。在去除牺牲层101后发现，侧墙层103会朝向牺牲层101原本所在的位置变形、倾斜或者倒塌等，导致侧墙层103的位置偏离设计目标，侧墙层103的位置偏离角度为θ，严重的，还会出现侧墙层103倒塌的问题。当以所述侧墙层103为掩膜刻蚀基底100时，形成的目标图形也将不再符合工艺需求。进一步分析发现，造成上述问题的原因包括：所述牺牲层101的材料通常为有机材料如光刻胶，而所述侧墙层103的材料通常为无机材料如氮化硅，牺牲层101与侧墙层103材料之间的晶格常数相差较大，也就是说，牺牲层101与侧墙层103之间的晶格结构差异大，因此，牺牲层101与侧墙层103之间存在较大的应力。当牺牲层101被去除后，牺牲层101一侧的应力会使侧墙层103向中间变形、倾斜甚至倒塌。为解决上述问题，本技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有若干分立的牺牲层；在所述牺牲层侧壁表面形成缓冲层，所述缓冲层的材料中具有有机基团以及无机成分；在所述缓冲层表面形成侧墙层，且所述缓冲层位于所述侧墙层与所述牺牲层之间；去除所述牺牲层；以所述侧墙层和所述缓冲层为掩膜，刻蚀所述基底。由于缓冲层在牺牲层与侧墙层之间起到应力缓冲的作用，从而避免去除牺牲层后由于应力导致的侧墙层变形在倾斜的问题，保证侧墙层始终具有良好的图形形貌，从而提高刻蚀基底后形成的图形质量，改善半导体结构的生产良率。为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合附图对本技术的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本技术各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。图5至图13为本技术实施例提供的半导体结构形成方法各步骤对应的结构示意图。参考图5，提供基底，所述基底上形成有若干分立的牺牲层202。所述基底包括衬底200以及位于所述衬底200表面的待刻蚀层201。其中，所述衬底200可以为硅衬底、锗衬底、锗化硅衬底、碳化硅衬底、III-V族衬底或者蓝宝石衬底。本实施例中，以半导体结构的形成方法应用于半导体制程中的后端工艺(BOEL，Back-endofLine)为例。所述待刻蚀层201包括至少一层介质层(dielectriclayer)以及位于所述介质层内的互连结构。所述待刻蚀层201还可以包括：位于所述介质层表面的硬掩膜层(未图示)，后续图形化所述硬掩膜层，将图形化后的硬掩膜层作为掩膜刻蚀介质层。所述硬掩膜层的材料可以为介质掩膜材料、金属掩膜材料或者金属化合物掩膜材料。在其他实施例中，半导体结构的形成方法还可以应用于半导体制程中的前端工艺(FOEL，Front-endofLine)，相应的待刻蚀层可以为栅介质层、栅极层或者硬掩膜层。本实施例中，所述牺牲层202为光刻胶层。形成所述牺牲层202的工艺步骤包括：在所述基底表面形成光刻胶膜；对所述光刻胶膜进行曝光处理以及显影处理，形成图形化的光刻胶层，所述图形化的光刻胶层作为所述牺牲层202。参考图6，在所述牺牲层202侧壁表面形成缓冲层203，所述缓冲层203的材料中含有有机基团以及无机成分。本实施例中，形成的所述缓冲层203还位于所述牺牲层20本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n基底以及位于所述基底上的若干分立的牺牲层；/n位于所述牺牲层侧壁表面的缓冲层，所述缓冲层的材料含有有机基团以及无机成分；/n位于所述缓冲层表面的侧墙层，且所述缓冲层位于所述侧墙层与所述牺牲层之间。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
基底以及位于所述基底上的若干分立的牺牲层；
位于所述牺牲层侧壁表面的缓冲层，所述缓冲层的材料含有有机基团以及无机成分；
位于所述缓冲层表面的侧墙层，且所述缓冲层位于所述侧墙层与所述牺牲层之间。


2.如权利要求1所述的半导体结构，其特征在于，所述缓冲层还位于所述侧墙层与所述基底之间。


3.如权利要求1所述的半导体结构，其特征在于，所述侧墙层还与所述基底部分表面相接触。


4.如权利要求1所述的半导体结构，其特征在于，所述缓冲层的厚度为5埃～20埃。


5.如权利要求1所述的半...

【专利技术属性】
技术研发人员：董鹏，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34