用于处理电子管芯的方法及半导体晶圆和管芯的切单方法技术

本发明专利技术公开了一种用于处理电子管芯的方法及半导体晶圆和管芯的切单方法。该用于处理电子管芯的方法包括提供具有多个电子管芯的衬底，该多个电子管芯形成为衬底的一部分并且通过间隔彼此分离。方法包括将衬底放置到第一载体基板上。方法包括通过间隔对衬底进行等离子蚀刻以形成邻近多个电子管芯的切单线。方法包括将多个电子管芯在减压下暴露于溶剂蒸气，诸如加热的溶剂蒸气，以减少从等离子蚀刻步骤产生的残余污染物的存在。

Method for processing electronic tube core and method for cutting semiconductor wafer and tube core

【技术实现步骤摘要】
用于处理电子管芯的方法及半导体晶圆和管芯的切单方法相关申请的交叉引用本申请要求于2018年6月25日提交的美国临时申请62/689,481的优先权，该申请的内容据此以引用方式并入。
本说明书整体涉及电子器件，并且更具体地讲，涉及一种用于处理电子管芯的方法及半导体晶圆和管芯的切单方法。
技术介绍
在过去，半导体工业利用各种方法和设备来从半导体晶圆对单个半导体管芯进行切单，在该半导体晶圆上制造管芯。通常，称为划片或切割的技术用于部分地或完全地切穿晶圆，其中金刚石切割轮沿着在各个管芯之间的晶圆上形成的划片格或切单线。为了允许切割轮的对准和宽度，每个划片格经常具有大的宽度，通常为约一百五十(150)微米，这消耗了大部分的半导体晶圆。另外，在半导体晶圆上划片每条切单线所需的时间可能花费超过一小时或更长时间。该时间降低了生产设施的吞吐量和制造能力。已包括热激光分离(TLS)、激光烧蚀切割和等离子切割在内的其他方法已被作为划片的替代形式进行探索。与划片和其他替代工艺相比，等离子切割是有前途的工艺，因为该等离子切割支持更窄的划片线，已提本文档来自技高网...

【技术保护点】
1.一种用于处理电子管芯的方法，其特征在于，所述方法包括：/n提供衬底，所述衬底具有多个电子管芯，所述多个电子管芯形成为所述衬底的一部分并且通过间隔彼此分离，其中，所述衬底具有第一主表面和与所述第一主表面相背对的第二主表面；/n将所述衬底放置到第一载体基板上；/n穿过所述间隔对所述衬底进行等离子蚀刻以形成邻近所述多个电子管芯的切单线；以及/n将所述多个电子管芯在减压下暴露于溶剂蒸气以减少从所述等离子蚀刻的步骤产生的残余污染物的存在。/n

【技术特征摘要】
20180625 US 62/689,481;20190507 US 16/405,1681.一种用于处理电子管芯的方法，其特征在于，所述方法包括：
提供衬底，所述衬底具有多个电子管芯，所述多个电子管芯形成为所述衬底的一部分并且通过间隔彼此分离，其中，所述衬底具有第一主表面和与所述第一主表面相背对的第二主表面；
将所述衬底放置到第一载体基板上；
穿过所述间隔对所述衬底进行等离子蚀刻以形成邻近所述多个电子管芯的切单线；以及
将所述多个电子管芯在减压下暴露于溶剂蒸气以减少从所述等离子蚀刻的步骤产生的残余污染物的存在。


2.根据权利要求1所述的方法，其中，暴露所述多个电子管芯包括：
提供装置，所述装置包括适于真空处理的室；
将所述第一载体基板上的所述衬底放置在所述室内；
在所述室内提供真空；以及
使用加热的溶剂蒸气进行暴露。


3.根据权利要求1所述的方法，其中：
暴露包括使用包含氢氟醚HFE的加热的溶剂蒸气进行暴露。


4.根据权利要求1所述的方法，其中：
提供所述衬底包括在所述衬底的所述第二主表面的顶部上提供材料层，所述材料层包括导电层、晶圆背涂层、或管芯附接膜中的一者或多者；并且
所述方法还包括在所述等离子蚀刻的步骤之后分离所述材料层。


5.根据权利要求1至4中任一项所述的方法，其中，所述方法还包括：
在大气压下将所述多个电子管芯暴露于第二溶剂，其中，暴露于所述第二溶剂包括以下各项中的一项或多项：将所述多个电子管芯浸没在所述第二溶剂中或将所述多个电子管芯喷涂所述第二溶剂。


6.根据权利要求1至4中任一项所述的方法，其中：
提供所述衬底包括提供邻近所述第一主表面设置的接触结构；并且
所述方法还包括在所述等离子蚀刻步骤之后移除所述接触结构的一部分。


7.一种对半导体晶圆进行切单的方法，其特征在于，所述方法包括：
提供所述半导体晶圆，所述半导体晶圆具有多个管芯，所述多个管芯形成为所述半导...

【专利技术属性】
技术研发人员：戈登·M·格里芙尼亚，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：美国;US