GPIO电路及芯片制造技术

本发明专利技术公开了一种GPIO电路及芯片，涉及集成电路技术领域。该GPIO电路用于连接芯片并实现芯片与外部的通信，所述电路包括发送模块、接收模块和上下拉电阻模块，所述芯片通过所述发送模块向芯片外部发送信号、通过接收模块接收芯片外部信号，所述上下拉电阻模块用于上下拉所述芯片；所述接收模块包括工作于第一电源电压域的第一接收子模块、工作于第二电源电压域的第二接收子模块和工作于第三电源电压域的第三接收子模块；所述第三电源电压域的优先级大于所述第二电源电压域，所述第二电源电压域的优先级大于所述第一电源电压域。本发明专利技术技术方案可在低功耗和超低功耗下工作，可满足现有的低功耗系统，实现电路的低功耗管理。

【技术实现步骤摘要】
GPIO电路及芯片
本专利技术涉及集成电路
，特别是涉及一种GPIO电路及芯片。
技术介绍
GPIO（General-purposeinput/output，通用型之输入输出）是芯片的引脚，通过与外部设备连接，从而实现芯片与外部的通讯、控制以及数据采集的功能。GPIO管脚可以由软件直接控制，采用编程方式来支持诸多应用，其PIN脚根据实际需要可作为通用输入（GPI）或通用输出（GPO）或通用输入与输出（GPIO）；作为输出时，可用于控制继电器、蜂鸣器、LED等；作为输入时，可用于获取传感器状态、高低电平、中断信号、低速信号等。现有技术中的GPIO作为端口扩展器，功能效果比较单一，且无法支持超低功耗的芯片。
技术实现思路
本专利技术的主要目的在于提供一种GPIO电路及芯片，旨在实现电路的低功耗管理。为实现上述目的，本专利技术提供一种GPIO电路，用于连接芯片并实现芯片与外部的通信，所述电路包括发送模块、接收模块和上下拉电阻模块，所述芯片通过所述发送模块向芯片外部发送信号、通过接收模块接收芯片外部信号，所述上下拉电阻模块用于上下拉所述芯片；所述接收模块包括工作于第一电源电压域的第一接收子模块、工作于第二电源电压域的第二接收子模块和工作于第三电源电压域的第三接收子模块；所述第三电源电压域的优先级大于所述第二电源电压域，所述第二电源电压域的优先级大于所述第一电源电压域。优选地，所述第一接收子模块包括第一电平转换子电路、第一逻辑控制子电路、第一触发器和第二电平转换子电路；所述第一电平转换子电路接收第一组逻辑控制信号并进行电平转换，转换后的所述第一组逻辑控制信号输入至所述第一逻辑控制子电路，并通过所述第一逻辑控制子电路控制所述第一触发器开启或关闭；所述第一触发器连接于PAD端，并通过所述PAD端接收芯片外部信号，当所述第一触发器开启时，所述第一触发器将所述芯片外部信号发送至所述第二电平转换子电路，并将电平转换后的芯片外部信号输入至所述芯片。优选地，所述第二接收子模块包括第三电平转换子电路、第二逻辑控制子电路、第二触发器和第四电平转换子电路；所述第三电平转换子电路接收第二组逻辑控制信号并进行电平转换，转换后的所述第二组逻辑控制信号输入至所述第二逻辑控制子电路，并通过所述第二逻辑控制子电路控制所述第二触发器开启或关闭；所述第二触发器连接于所述PAD端，并通过PAD端接收芯片外部信号，当所述第二触发器开启时，所述第二触发器将所述芯片外部信号发送至所述第四电平转换子电路，并将电平转换后的芯片外部信号输入至所述芯片。优选地，所述第三接收子模块包括第三逻辑控制子电路、第三触发器和缓冲输出子电路；所述第三逻辑控制子电路接收第三组逻辑控制信号以控制所述第三触发器开启或关闭；所述第三触发器连接于所述PAD端，并通过PAD端接收芯片外部信号，当所述第二触发器开启时，所述第二触发器将所述芯片外部信号发送至所述缓冲输出子电路，所述缓冲输出子电路将信号输入至所述芯片。优选地，所述第一触发器、所述第二触发器和所述第三触发器为施密特触发器。优选地，所述上下拉电阻模块包括串联的上拉电阻和下拉电阻，所述上拉电阻和所述下拉电阻相连的端还连接于所述发送模块、所述接收模块和PAD端；所述上拉电阻的另一端通过第一开关连接于第三电源电压域，所述下拉电阻的另一端通过第二开关接地。优选地，所述发送模块包括第五电平转换子电路、第四逻辑控制子电路和驱动子电路；所述第五电平转换子电路接收第四组逻辑控制信号并进行电平转换，转换后的所述第四组逻辑控制信号输入至所述第四逻辑控制子电路，并通过所述第四逻辑控制子电路接通并选择所述驱动子电路的驱动档位或关断所述驱动子电路。优选地，所述驱动子电路包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管和第三NMOS管；所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的栅极相互连接并连接于所述第四逻辑控制模块，所述第一NMOS管、所述第二NMOS管和所述第三NMOS管的栅极相互连接并连接于所述第四逻辑控制模块；所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的源极连接于所述第三电源电压域；所述第一NMOS管、所述第二NMOS管和所述第三NMOS管的源极接地；所述第一PMOS管、所述第二PMOS管、所述第三PMOS管、所述第一NMOS管、所述第二NMOS管和所述第三NMOS管的漏极相互连接，并连接于所述第四逻辑控制模块、所述上拉电阻和下拉电阻相连的端以及PAD端。优选地，所述第一电源电压域为core电压，所述第二电源电压域为常开电源电压，所述第三电源电压域为IO电压。本专利技术还提供一种芯片，包括如上所述的GPIO电路作为引脚与外部通信。本专利技术技术方案通过使用工作于不同电压域的三个接收子模块分别接收芯片外部信号，使得本专利技术的GPIO电路可在低功耗和超低功耗下工作，可满足现有的低功耗系统：在低功耗模式下，可支持第一电源电压域掉电；当第一电源电压域掉电时，第二接收子模块、第三接收子模块仍然处于工作状态，可继续向芯片内部输入信号；在超低功耗模式下，可支持第一电源电压域和第二电源电压域掉电；当第一电源电压域和第二电源电压域掉电时，第三接收子模块仍然处于工作状态，可继续向芯片内部输入信号。附图说明图1为本专利技术GPIO电路的原理示意图；图2为本专利技术GPIO电路中第一接收子电路的电路原理示意图；图3为本专利技术GPIO电路中第二接收子电路的电路原理示意图；图4为本专利技术GPIO电路中第三接收子电路的电路原理示意图；图5为本专利技术GPIO电路中上下拉电阻模块的电路原理示意图；图6为本专利技术GPIO电路中发送模块的电路原理示意图。本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。下面结合附图对本专利技术进一步说明。如图1所示，本专利技术提供一种GPIO电路，用于连接芯片并实现芯片与外部的通信，所述电路包括发送模块、接收模块和上下拉电阻模块，所述芯片通过所述发送模块向芯片外部发送信号、通过接收模块接收芯片外部信号，所述上下拉电阻模块用于上下拉所述芯片；所述接收模块包括工作于第一电源电压域VDD的第一接收子模块、工作于第二电源电压域VDD_AON的第二接收子模块和工作于第三电源电压域VDDIO的第三接收子模块；所述第三电源电压域VDDIO的优先级大于所述第二电源电压域VDD_AON，所述第二电源电压域VDD_AON的优先级大于所述第一电源电压域VDD。本专利技术实施例通过使用工作于不同电压域的三个接收子模块分别接收芯片外部信号，使得本专利技术实施例的GPIO电路可在低功耗和超低功耗下工作，可满足现有的低功耗系统，由于第三电源电压域VDDIO的优先级大于第二电源电压域VDD_AON，第二电源电压域VDD_AON的优先级大于第一电源电压域VD本文档来自技高网...

【技术保护点】
1.一种GPIO电路，用于连接芯片并实现芯片与外部的通信，其特征在于，所述电路包括发送模块、接收模块和上下拉电阻模块，所述芯片通过所述发送模块向芯片外部发送信号、通过接收模块接收芯片外部信号，所述上下拉电阻模块用于上下拉所述芯片；所述接收模块包括工作于第一电源电压域的第一接收子模块、工作于第二电源电压域的第二接收子模块和工作于第三电源电压域的第三接收子模块；所述第三电源电压域的优先级大于所述第二电源电压域，所述第二电源电压域的优先级大于所述第一电源电压域。/n

【技术特征摘要】
1.一种GPIO电路，用于连接芯片并实现芯片与外部的通信，其特征在于，所述电路包括发送模块、接收模块和上下拉电阻模块，所述芯片通过所述发送模块向芯片外部发送信号、通过接收模块接收芯片外部信号，所述上下拉电阻模块用于上下拉所述芯片；所述接收模块包括工作于第一电源电压域的第一接收子模块、工作于第二电源电压域的第二接收子模块和工作于第三电源电压域的第三接收子模块；所述第三电源电压域的优先级大于所述第二电源电压域，所述第二电源电压域的优先级大于所述第一电源电压域。


2.根据权利要求1所述的GPIO电路，其特征在于，所述第一接收子模块包括第一电平转换子电路、第一逻辑控制子电路、第一触发器和第二电平转换子电路；所述第一电平转换子电路接收第一组逻辑控制信号并进行电平转换，转换后的所述第一组逻辑控制信号输入至所述第一逻辑控制子电路，并通过所述第一逻辑控制子电路控制所述第一触发器开启或关闭；所述第一触发器连接于PAD端，并通过所述PAD端接收芯片外部信号，当所述第一触发器开启时，所述第一触发器将所述芯片外部信号发送至所述第二电平转换子电路，并将电平转换后的芯片外部信号输入至所述芯片。


3.根据权利要求2所述的GPIO电路，其特征在于，所述第二接收子模块包括第三电平转换子电路、第二逻辑控制子电路、第二触发器和第四电平转换子电路；所述第三电平转换子电路接收第二组逻辑控制信号并进行电平转换，转换后的所述第二组逻辑控制信号输入至所述第二逻辑控制子电路，并通过所述第二逻辑控制子电路控制所述第二触发器开启或关闭；所述第二触发器连接于所述PAD端，并通过PAD端接收芯片外部信号，当所述第二触发器开启时，所述第二触发器将所述芯片外部信号发送至所述第四电平转换子电路，并将电平转换后的芯片外部信号输入至所述芯片。


4.根据权利要求3所述的GPIO电路，其特征在于，所述第三接收子模块包括第三逻辑控制子电路、第三触发器和缓冲输出子电路；所述第三逻辑控制子电路接收第三组逻辑控制信号以控制所述第三触发器开启或关闭；所述第三触发器连接于所述PAD端，并通过PAD端接收芯片外部信号，当所述第二触发器开启时，所述第二触发器将所述芯片外部信号发...

【专利技术属性】
技术研发人员：宋登明，
申请(专利权)人：成都锐成芯微科技股份有限公司，
类型：发明
国别省市：四川;51