【技术实现步骤摘要】
本专利技术涉及一种非易失性存储单元及其存储器，尤其涉及一种一次性编程的非易失性存储单元及其存储器，具体涉及反熔丝型的一次性可编程的非易失性存储单元及其存储器。
技术介绍
1、非易失性存储器具有存入数据后即使断电也不会消失，并且可以长时间保持数据的优点，因此，目前在电子设备中得到广泛应用。
2、非易失性存储器分为多次可擦除可编程存储器、和一次性可编程的存储器。多次可擦除可编程的存储器的存储单元的面积普遍很大，不能满足大容量存储的需求，而且成本高。因此，一次性可编程（otp）的存储器，在一些应用和市场中很受欢迎。
3、一次编程存储器根据其特性，可分为浮栅型、电熔丝型、与反熔丝型的 otp存储器。浮栅型otp存储单元是基于电子或空穴注入浮栅后改变器件的阈值电压，从而实现高、低阻态切换。电熔丝型otp存储单元尚未进行编程时，为低电阻值的存储状态，而进行编程之后，是高电阻值的存储状态，通常是基于多晶硅栅的电迁移来实现的。反熔丝型的存储单元尚未进行编程时，具备高电阻值的存储状态；而进行编程之后的存储单元，具备低电阻值的存储状态。
4、兼容标准工艺的浮栅型otp存储器，都要求i/o器件栅极氧化层厚度大于65a ，以便于有比较好的数据保持能力。90nm及以上的工艺，可以满足栅极氧化层厚度大于65a的要求。但是在55nm/40nm或以下工艺平台上，2.5v及以下的i/o器件的栅氧厚度都低于60a。在这些工艺平台上，浮栅型otp存储器不能保证有较好的数据保持能力，因而不能做到完全兼容标准工艺，也很难应用于较先进的
5、电熔丝型otp受限于多晶硅栅，如果先进工艺上用金属栅代替了多晶硅栅，其使用上又会受到限制。
6、反熔丝型otp，是基于栅氧化物层物理击穿的机制进行编程，没有电子或空穴泄露的风险，而且其击穿方式是不可逆的，具有更好的可靠性。它也不会受制于多晶硅栅，还与先进工艺的兼容性非常高。由此近年来受到很多关注，获得很大进展。
7、目前，行业内持续需求结构和性能不断优化的反熔丝型otp存储器，尤其需求低功耗、读出速度快的反熔丝型otp存储器。
8、
技术实现思路
1、本专利技术的第一方面涉及一种一次性编程存储单元，它包括：第一选择晶体管、一个检测晶体管、第二选择晶体管、和一个栅电容，位于一个衬底中；其中第一选择晶体管与检测晶体管串联，第二选择晶体管与栅电容串联；而且检测晶体管与栅电容共用一个栅极。
2、在一个优选的实施方式中，栅电容具有薄栅氧，其栅氧层厚度比两个选择晶体管的薄。更优选地，所述的检测晶体管也具有薄栅氧，其栅氧层厚度比两个选择晶体管的薄。
3、在另一个优选的实施方式中，所述的栅电容的栅氧层下方具有离子掺杂区，位于衬底中，与栅氧层的整个下表面全部交叠。
4、在另一个优选的实施方式中，所述的两个选择晶体管与检测晶体管的类型相同，栅电容的离子掺杂区的类型与三个晶体管的类型也相同。更优选地，两个选择晶体管和检测晶体管是nmos晶体管，栅电容的栅氧层下方的离子掺杂区是n型掺杂区。
5、在再一个优选实施方式中，所述的第一选择晶体管与第二选择晶体管共用一个栅极。
6、本专利技术的第二方面涉及一种一次性编程存储单元组，它包括4个本专利技术上述的存储单元，排布成2行×2列的中心对称的阵列，所有存储单元的衬底合并成一体；组中每行中的两个存储单元呈左右镜像对称，其中两个单元中的两个检测晶体管共用一个源极，它们的漏极分别与其单元内的第一选择晶体管的源极重合；两个栅电容左右相邻居于该行的中间，互不接触，每个栅电容的离子掺杂区分别与其单元内的第二选择晶体管的源极接合；一个单元中的两个选择晶体管列于组的一侧边，另一个单元的两个选择晶体管列于组的另一侧边；每列中的两个存储单元呈上下镜像对称，该列中的所有选择晶体管上下对齐，两个单元中上下相邻的两个第二选择晶体管或两个第一选择晶体管的栅极相连。
7、在一个优选的实施方式中，组中的4个存储单元的结构、组成、和成分都相同。
8、在另一个优选的实施方式中，所述组中还包含：每行中有一根公用线，连接至该行中两个检测晶体管的共用源极；每行中有一根位线，连接至该行中各存储单元的第一选择晶体管的漏极；每行中有一根编程底线，连接至该行中各存储单元的第二选择晶体管的漏极；每行中有一根编程线，连接至该行中各存储单元的栅电容与检测晶体管的共用栅极；每列中有两根/或一根字线，分别连接至该列中各存储单元中的第一和第二选择晶体管的两个栅极/或第一与第二选择晶体管的共用栅极。
9、本专利技术的第三方面涉及一种一次性编程存储器，它包括：至少一个本专利技术上述的存储单元组，组成一个阵列，该阵列中每组的排布方式都相同，而且各组的存储单元的衬底合并成一体，形成阵列的衬底；其中：每行中相邻两组的左右相邻的两个第一选择晶体管共用一个漏极，左右相邻的两个第二选择晶体管也共用一个漏极；每列中相邻两组的上下相邻对齐的两个第二选择晶体管或两个第一选择晶体管的栅极相连；每行中各组的公用线、位线、编程底线、和编程线分别连通起来，形成该行的公用线、位线、编程底线、和编程线；每列中各组的两根/或一根字线分别连通/或连通起来，形成该列的两根/或一根字线。
10、在一个优选的实施方式中，所述的阵列中的各组的结构、组成、和成分，都完全相同。
11、本专利技术的反熔丝型一次性编程存储单元及其存储器，通过优化的结构和排布方式，可以快速高效地实施击穿编程，性能稳定可靠；而且功耗低、编程和读出速度快、读出灵敏度高，还可以与先进的标准工艺兼容制备。
12、本专利技术的一次性编程存储单元及其存储器，可以采用130nm、110nm、90nm、或自55nm以下至7nm的标准工艺制造。
13、
本文档来自技高网...【技术保护点】
1.一种一次性编程存储单元，其特征在于，包括：第一选择晶体管、一个检测晶体管、第二选择晶体管、和一个栅电容，位于一个衬底中；其中第一选择晶体管与检测晶体管串联，第二选择晶体管与栅电容串联；而且检测晶体管与栅电容共用一个栅极。
2.如权利要求1所述的存储单元，其中所述的栅电容具有薄栅氧，其栅氧层厚度比两个选择晶体管的薄。
3.如权利要求2所述的存储单元，其中所述的检测晶体管也具有薄栅氧，其栅氧层厚度比两个选择晶体管的薄。
4.如权利要求1-3中任一项所述的存储单元，其中所述的栅电容的栅氧层下方具有离子掺杂区，位于衬底中，交叠栅氧层的整个下表面。
5.如权利要求1-3中任一项所述的存储单元，其中所述的两个选择晶体管与检测晶体管的类型相同。
6.如权利要求5所述的存储单元，其中所述的两个选择晶体管和检测晶体管是NMOS晶体管，栅电容的栅氧层下方的离子掺杂区是N型掺杂区。
7.如权利要求5所述的存储单元，其中所述的第一选择晶体管与第二选择晶体管共用一个栅极。
8.一种一次性编程存储单元组，其特征在于，它包
9.如权利要求8所述的存储单元组，组中的4个存储单元的结构、组成、和成分都相同。
10.如权利要求8-9中任一项所述的存储单元组，它还包含：
11.一种一次性编程存储器，其特征在于，它包括：至少一个权利要求8-10中任一项所述的存储单元组，组成一个阵列，该阵列中每组的排布方式都相同，而且各组的存储单元的衬底合并成一体，形成阵列的衬底；其中：
12.如权利要求11所述的存储器结构，其中所述的阵列中，各组的结构、组成、和成分，都完全相同。
...【技术特征摘要】
1.一种一次性编程存储单元，其特征在于，包括：第一选择晶体管、一个检测晶体管、第二选择晶体管、和一个栅电容，位于一个衬底中；其中第一选择晶体管与检测晶体管串联，第二选择晶体管与栅电容串联；而且检测晶体管与栅电容共用一个栅极。
2.如权利要求1所述的存储单元，其中所述的栅电容具有薄栅氧，其栅氧层厚度比两个选择晶体管的薄。
3.如权利要求2所述的存储单元，其中所述的检测晶体管也具有薄栅氧，其栅氧层厚度比两个选择晶体管的薄。
4.如权利要求1-3中任一项所述的存储单元，其中所述的栅电容的栅氧层下方具有离子掺杂区，位于衬底中，交叠栅氧层的整个下表面。
5.如权利要求1-3中任一项所述的存储单元，其中所述的两个选择晶体管与检测晶体管的类型相同。
6.如权利要求5所述的存储单元，其中所述的两个选择晶体管和检测晶体管是nmos晶体管，栅电容...
【专利技术属性】
技术研发人员：宁丹，王宇龙，
申请(专利权)人：成都锐成芯微科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。