版图布局优化的制造技术

本发明专利技术公开了一种版图布局优化的

【技术实现步骤摘要】
版图布局优化的DCDC稳压器


[0001]本专利技术涉及集成电路设计领域，特别是涉及一种版图布局优化的
DCDC
稳压器
。

技术介绍

[0002]在半导体芯片设计领域，
DC
‑
DC
（
Direct Current
ꢀ‑ꢀ
Direct Current
，直流
‑
直流）是常见的电源转换器，因其转换效率高等特点，广泛应用于各类芯片中
。
但由于
DC
‑
DC
稳压器的电流非常大，通常上百毫安，设计人员需要在设计过程中布局布线时特别注意，一旦操作不当极易引发
ESD
（
Electro
‑
Static discharge
，静电阻抗）及
latchup
（闩锁效应）风险
。
以
BUCKDC
‑
DC
（
Buck Direct Current
ꢀ‑ꢀ
Direct Current
，降压型直流
‑
直流）为例，它是一种降压类型电路，主要元器件包括场效应管，电阻，电容等，通过控制场效应管的导通与关闭实现电源降压，
BUCK
本身的布局也很关键，因其电流较大，驱动管面积占比大，发生闩锁效应的概率就很大，同时还要兼顾电路的
ESD
能力
。
因此有必要提供一种新的解决方案来解决上述问题
。

技术实现思路

[0003]本专利技术的主要目的在于提供一种版图布局优化的
DCDC
稳压器，旨在防止
latchup
风险
、
并提高
ESD
能力
。
[0004]为实现上述目的，本专利技术提供一种版图布局优化的
DCDC
稳压器，包括驱动单元
、
静电防护单元，所述驱动单元包括
PMOS
驱动单元和
NMOS
驱动单元；所述静电防护单元位于所述
PMOS
驱动单元和所述
NMOS
驱动单元之间，以在晶片上将两者分隔开；所述驱动单元和所述静电防护单元上方有多层相互接通的布线网络，所述布线网络包括交替分布的电源线
、
地线
、VX
线网络
。
[0005]优选地，所述
PMOS
驱动单元包括多个
PMOS
驱动管，所述
PMOS
驱动管上方包括至少一层横向交替分布的多条所述电源线和多条所述
VX
线
、
至少一层纵向交替分布的多条所述电源线和多条所述
VX
线；所述
NMOS
驱动单元包括多个
NMOS
驱动管，所述
NMOS
驱动管上方包括至少一层横向交替分布的多条所述地线和多条所述
VX
线
、
至少一层纵向交替分布的多条所述地线和多条所述
VX
线；所述
PMOS
驱动管上方的所述电源线延伸至所述静电防护单元上方，与位于所述
NMOS
驱动管上方
、
并延伸至所述静电防护单元上方的所述地线相互靠近，且所述电源线与所述地线之间的间距为所述电源线
/
所述地线线宽的
1/3
；所述
PMOS
驱动管上方的所述
VX
线延伸至所述静电防护单元上方，并与所述
NMOS
驱动管上方的所述
VX
线相接；所述静电防护单元上方还包括至少一层纵向交替分布的多条所述电源线
、
所述地线和所述
VX
线
。
[0006]优选地，在横向交替分布的布线网络层中，所述
PMOS
驱动管上方的所述电源线延伸到静电防护单元上方的部分，其宽度减小为原有的一半；所述
NMOS
驱动管上方的所述地
线延伸到所述静电防护单元上方的部分，其宽度减小为原有的一半，与延伸到所述静电防护单元上方的所述电源线并列组成与原有宽度相当的电源线和地线，并与所述静电防护单元上方的所述
VX
线形成地线
、
电源线
、VX
线交替分布的布线网络
。
[0007]优选地，所述
PMOS
驱动单元还包括第一逻辑电路，所述
NMOS
驱动单元还包括第二逻辑电路；所述第一逻辑电路上方包括至少一层横向分布的多条所述电源线和多条所述地线
、
至少一层纵向分布的所述电源线；所述第二逻辑电路上方包括至少一层横向分布的多条所述电源线和多条所述地线
、
至少一层纵向分布的所述地线
。
[0008]优选地，在横向分布的布线网络层中，与所述第一逻辑电路
、
第二逻辑电路相邻的静电防护单元上方的所述电源线与所述地线交叉分布，以分别与所述第一逻辑电路和第二逻辑电路上方的电源线与地线相连
。
[0009]优选地，所述静电防护单元为
GGNMOS
结构
。
[0010]优选地，横向分布的电源线
、
地线
、VX
线位于同一层，纵向分布的电源线
、
地线
、VX
线位于同一层
。
[0011]优选地，所述布线网络上方还包括封装垫，所述封装垫包括位于所述
PMOS
驱动管上方的电源封装垫
、
位于所述
NMOS
驱动管上方的地封装垫，以及位于所述静电防护单元上方和电源封装垫
、
地封装垫周围区域的
VX
封装垫
。
[0012]优选地，所述封装垫由晶片上部的金属层形成
。
[0013]优选地，所述电源线
、
地线和
VX
线由晶片上部的金属层形成
。
[0014]本专利技术技术方案通过优化版图布局，通过静电防护单元将
PMOS
驱动单元和
NMOS
驱动单元分开的隔离技术，降低了
latchup
风险
、
并加强了
ESD
能力
。
附图说明
[0015]图1为本专利技术实施例版图布局优化的
DCDC
稳压器中的布局示意图；图2为本专利技术实施例版图布局优化的
DCDC
稳压器中带横向布线网络的示意图；图3为本专利技术实施例版图布局优化的
DCDC
稳压器中带纵向布线网络本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种版图布局优化的
DCDC
稳压器，其特征在于，包括驱动单元
、
静电防护单元， 所述驱动单元包括
PMOS
驱动单元和
NMOS
驱动单元；所述静电防护单元位于所述
PMOS
驱动单元和所述
NMOS
驱动单元之间，以在晶片上将两者分隔开；所述驱动单元和所述静电防护单元上方有多层相互接通的布线网络，所述布线网络包括交替分布的电源线
、
地线
、VX
线网络
。2.
根据权利要求1所述的版图布局优化的
DCDC
稳压器，其特征在于，所述
PMOS
驱动单元包括多个
PMOS
驱动管，所述
PMOS
驱动管上方包括至少一层横向交替分布的多条所述电源线和多条所述
VX
线
、
至少一层纵向交替分布的多条所述电源线和多条所述
VX
线；所述
NMOS
驱动单元包括多个
NMOS
驱动管，所述
NMOS
驱动管上方包括至少一层横向交替分布的多条所述地线和多条所述
VX
线
、
至少一层纵向交替分布的多条所述地线和多条所述
VX
线；所述
PMOS
驱动管上方的所述电源线延伸至所述静电防护单元上方，与位于所述
NMOS
驱动管上方
、
并延伸至所述静电防护单元上方的所述地线相互靠近，且所述电源线与所述地线之间的间距为所述电源线
/
所述地线线宽的
1/3
；所述
PMOS
驱动管上方的所述
VX
线延伸至所述静电防护单元上方，并与所述
NMOS
驱动管上方的所述
VX
线相接；所述静电防护单元上方还包括至少一层纵向交替分布的多条所述电源线
、
所述地线和所述
VX
线
。3.
根据权利要求2所述的版图布局优化的
DCDC
稳压器，其特征在于，在横向交替分布的布线网络层中，所述
PMOS
驱动管上方的所述电源线延伸到静电防护单元上方的部分，其宽度减小为原有的一半；所述
NMOS
驱动管上方的所述地线延伸到所述静电防护单元上方的部分，其宽度减小为原有的一...

【专利技术属性】
技术研发人员：王世鹏，
申请(专利权)人：成都锐成芯微科技股份有限公司，
类型：发明
国别省市：