多芯片半导体封装件制造技术

半导体封装件包括：第一管芯；第一再分布结构，位于第一管芯上，第一再分布结构与第一管芯共末端；第二管芯，位于第一管芯上，第一管芯的第一部分延伸超出第二管芯的横向范围；导电柱，位于第一管芯的第一部分上并且与第二管芯横向相邻，导电柱电耦合到第一管芯；模制材料，位于第一管芯、第二管芯和导电柱周围；以及第二再分布结构，位于模制材料上，第二再分布结构电耦合到导电柱和第二管芯。本发明专利技术的实施例还涉及多芯片半导体封装件。

Multichip semiconductor package

【技术实现步骤摘要】
多芯片半导体封装件
本专利技术的实施例涉及多芯片半导体封装件。
技术介绍
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了快速增长。在大多数情况下，集成密度的这种改进来自于最小部件尺寸的反复减小，这允许将更多组件集成到给定区域中。随着最近对更小电子器件的需求增长，对半导体管芯的更小和更有创意的封装技术的需求不断增长。随着半导体技术的进一步发展，堆叠半导体器件(例如，3D集成电路(3DIC)封装件)已经成为进一步减小半导体器件的物理尺寸的有效替代方案。在堆叠半导体器件中，在不同的半导体晶圆上制造诸如逻辑、存储器、处理器电路等的有源电路。两个或多个半导体组件可以彼此叠置地安装，以进一步减小半导体器件的形状因数。先进封装技术的高度集成使得能够生产具有增强功能和小的占用面积的半导体器件，这对于诸如移动电话、平板电脑和数字音乐播放器的小型器件是有利的。另一个优点是连接半导体器件内的互操作部分的导电路径的长度缩短。这改善了半导体器件的电性能，因为电路之间的互连的较短路由产生了更快的信号传播并且降低了噪声和串扰。
技术实现思路
本专利技术的实施例提供了一种半导体封装件，包括：第一管芯；第二管芯，附接到所述第一管芯，所述第一管芯的第一部分延伸超出所述第二管芯的横向范围；导电柱，位于所述第一管芯的第一部分上并且与所述第二管芯横向相邻，所述导电柱电耦合到所述第一管芯；模制材料，位于所述第一管芯、所述第二管芯和所述导电柱周围；以及第一再分布结构，位于所述模制材料上，所述第一再分布结构电耦合到所述导电柱和所述第二管芯。本专利技术的另一实施例提供了一种半导体封装件，包括：第一管芯；第二管芯，位于所述第一管芯上；第一再分布结构，位于所述第一管芯和所述第二管芯之间，所述第一再分布结构电耦合到所述第一管芯，所述第一再分布结构的侧壁与所述第一管芯的侧壁对准；导电柱，位于所述第一再分布结构上并且与所述第一再分布结构电耦合；以及模制材料，围绕所述第一管芯、所述第二管芯、所述第一再分配结构和所述导电柱，其中，所述第一管芯的第一部分位于所述第二管芯下方，并且所述第一管芯的第二部分位于所述模制材料的部分下方。本专利技术的又一实施例提供了一种形成半导体器件的方法，包括：在第一管芯的第一侧上形成第一再分布结构；在所述第一再分布结构上形成导电柱，所述导电柱电耦合到所述第一再分布结构；将所述第一管芯的与第一侧相对的第二侧附接到载体；将第二管芯附接到所述第一再分配结构，其中，在附接所述第二管芯之后，所述第二管芯的部分延伸超出所述第一管芯的横向范围；以及在所述载体上与所述第一管芯、所述第二管芯、所述第一再分配结构和所述导电柱周围形成模制材料。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A和图1B示出了一些实施例中的各种半导体管芯的输入/输出(I/O)焊盘的布局。图2至图10、图11A和图11B示出了根据一个实施例的处于各个制造阶段的半导体器件的各个截面图。图12示出了一个实施例中的半导体器件的截面图。图13至图19示出了根据一个实施例的处于各个制造阶段的半导体器件的截面图。图20示出了一个实施例中的半导体器件的截面图。图21A和图21B示出了一个实施例中的半导体器件的截面图。图22至图26示出了根据一个实施例的处于各个制造阶段的半导体器件的截面图。图27至图29示出了各个实施例中的各个半导体器件的截面图。图30示出了一些实施例中的形成半导体器件的方法的流程图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然这些仅是实例而不旨在限制。例如，元件的尺寸不限于所公开的范围或值，但可能依赖于工艺条件和/或器件所需的性能。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简单和清楚的目的，各个部件可以以不同的比例任意地绘制。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。在一些实施例中，第一再分布结构形成在第一管芯上并且电耦合到第一管芯。第一再分布结构的再分布层将第一管芯的I/O焊盘从第一位置重新路由电连接到第二位置，例如在具有焊盘区的再分布层的区域内。导电柱形成在焊盘区上并且电耦合到焊盘区。然后将第一管芯的背面附接到载体。可选的第二管芯(可以是伪管芯)附接到与第一管芯相邻的载体。接下来，将第三管芯附接到第一管芯的上表面，并且附接到第二管芯的上表面(如果形成)。接下来，在载体上并且围绕第一管芯、第二管芯、第三管芯和导电柱形成模制材料。在形成模制材料之后，在模制材料上形成第二再分布结构，并且第二再分布结构电耦合到第三管芯和导电柱。图1A示出了一些实施例中的半导体管芯10的输入/输出(I/O)焊盘13的布局。半导体管芯10可以是存储器管芯并且可以与另一管芯堆叠以形成3DIC封装件。在图1A所示的顶视图中，半导体管芯10的I/O焊盘13沿着半导体管芯10的边缘(例如，周边或侧壁)设置并且形成U形。在本文的讨论中，半导体管芯也可以称为管芯或集成电路(IC)管芯。图1B示出了一些实施例中的两个半导体管芯20(例如，存储器管芯)的I/O焊盘23的布局。图1B中的每个半导体管芯20的I/O焊盘23沿着一条线形成并且沿着相应的半导体管芯20的边缘(例如，周边或侧壁)设置。半导体管芯20可以是存储器管芯并且可以与另一个管芯耦合以形成3DIC封装件。在一些实施例中，信号处理管芯堆叠在一个或多个存储器管芯(例如，10或20)上以形成半导体器件(例如，3DIC封装件)。信号处理管芯可以是例如用于无线通信的基带管芯，并且可以包括微控制器、中央处理单元(CPU)、数字信号处理器(DSP)，并且可以包括I/O外围设备和附加硬件块，诸如快速傅立叶变换(FFT)块、滤波器、数字均衡器等，以实施各种设计功能。在一些应用中，在3DIC封装件中集成在一起的信号处理管芯和存储器管芯由不同的制造商制造，并且存储器芯片的I/O焊盘的位置可能不利于信号处理管芯在存储器管芯上的垂直堆叠。本文公开的各个实施例提供了能够适应具有不同I/O焊盘位置的管芯的集成的结构和方法。图2至图10、图11A和图11B示出了根据一个实施例的处于各个制造阶段的半导体器件100(例如，3DIC半导体封装件)的各个截面图。图2示出了管芯101的截面图，管芯101可以是存储器管芯，例如动态随机存取存储器(DRAM)管芯。为简单起见，在图2(和随后的附图)中仅示出了一个半导体管芯101，然而，应当本文档来自技高网...

【技术保护点】
1.一种半导体封装件，包括：第一管芯；第二管芯，附接到所述第一管芯，所述第一管芯的第一部分延伸超出所述第二管芯的横向范围；导电柱，位于所述第一管芯的第一部分上并且与所述第二管芯横向相邻，所述导电柱电耦合到所述第一管芯；模制材料，位于所述第一管芯、所述第二管芯和所述导电柱周围；以及第一再分布结构，位于所述模制材料上，所述第一再分布结构电耦合到所述导电柱和所述第二管芯。

【技术特征摘要】
2018.04.10 US 62/655,690;2018.09.11 US 16/128,0341.一种半导体封装件，包括：第一管芯；第二管芯，附接到所述第一管芯，所述第一管芯的第一部分延伸超出所述第二管芯的横向范围；导电柱，位于所述第一管芯的第一部分上并且与所述第二管芯横向相邻，所述导电柱电耦合到所述第一管芯；模制材料，位于所述第一管芯、所述第二管芯和所述导电柱周围；以及第一再分布结构，位于所述模制材料上，所述第一再分布结构电耦合到所述导电柱和所述第二管芯。2.根据权利要求1所述的半导体封装件，还包括与所述第一管芯横向相邻并且位于所述第二管芯下面的第三管芯。3.根据权利要求2所述的半导体封装件，其中，所述第三管芯是伪管芯。4.根据权利要求1所述的半导体封装件，还包括位于所述第一管芯和所述第二管芯之间的第二再分布结构，所述第二再分布结构与所述第一管芯共末端，所述导电柱通过所述第二再分布结构电耦合到所述第一管芯。5.根据权利要求4所述的半导体封装件，其中，所述第二再分布结构包括设置在所述第一管芯的第一部分上的焊盘区，其中，每个所述焊盘区电耦合到所述第一管芯的输入/输出(IO)焊盘。6.根据权利要求5所述的半导体封装件，...

【专利技术属性】
技术研发人员：赖昱嘉，潘国龙，郭鸿毅，郭庭豪，蔡豪益，刘重希，余振华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71