高压半导体装置及其制造方法制造方法及图纸

本发明专利技术提出了一种高压半导体装置及其制造方法。上述方法包含提供基底，其具有第一导电型态。上述方法亦包含执行第一离子注入制程，以形成第一掺杂区于基底内。第一掺杂区具有与第一导电型态不同的第二导电型态。上述方法更包含形成第一磊晶层于基底上。此外，上述方法包含执行第二离子注入制程，形成第二掺杂区于第一磊晶层内，第二掺杂区具有第二导电型态。第一掺杂区与第二掺杂区直接接触。

【技术实现步骤摘要】
高压半导体装置及其制造方法
本专利技术关于高压半导体装置，特别是一种具有埋置层的高压半导体装置及其制造方法。
技术介绍
高压半导体装置技术适用于高电压与高功率的集成电路领域。传统高压半导体装置，例如垂直式扩散金属氧化物半导体(verticallydiffusedmetaloxidesemiconductor,VDMOS)晶体管及水平扩散金属氧化物半导体(laterallydiffusedmetaloxidesemiconductor,LDMOS)晶体管，主要用于18V以上的元件应用领域。高压装置技术的优点在于符合成本效益，且易相容于其它制程，已广泛应用于显示器驱动IC元件、电源供应器、电力管理、通信、车用电子或工业控制等领域中。然而，随集成电路的整合密度提升，现在的制程并无法在每一方面都令人满意。因此，有必要寻求一种新的高压半导体装置结构的制造方法以解决上述的问题。
技术实现思路
本专利技术的一些实施例关于高压半导体装置的制造方法。上述方法包含提供基底，其具有第一导电型态。上述方法亦包含执行第一离子注入制程，以形成第一掺杂区于基底内。第一掺杂区具有与第一导电型态不同的第二导电型态。上述方法更包含形成第一磊晶层于基底上。此外，上述方法包含执行第二离子注入制程，形成第二掺杂区于第一磊晶层内，第二掺杂区具有第二导电型态。第一掺杂区与第二掺杂区直接接触。本专利技术的一些实施例关于高压半导体装置。上述高压半导体装置包含基底，其具有第一导电型态。上述高压半导体装置亦包含磊晶层，其设置于基底上。上述高压半导体装置更包含埋置层，其设置于基底及磊晶层内，埋置层具有不同于第一导电型态的第二导电型态。此外，上述高压半导体装置包含第一高压阱，设置于磊晶层内，第一高压阱具有第一导电型态。上述高压半导体装置包含第二高压阱，其设置于磊晶层内并与第一高压阱相邻，第二高压阱具有第二导电型态。上述高压半导体装置亦包含栅极结构，其设置于磊晶层上。上述高压半导体装置更包含以及源极区及漏极区，分别设置于第一高压阱及第二高压阱内，且位于栅极结构的相对两侧。沿着由磊晶层朝向基底的方向，埋置层的掺杂浓度的分布具有一局部低点。本专利技术的有益效果在于，利用上述方法可以形成厚度较厚且浓度较浓的埋置层。另外，相较于使用SOG(spinonglass)制程形成埋置层，利用两次分开的离子注入制程形成埋置层可以降低成本，并且不需要额外的机台设备。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1A-图1H为根据一些实施例，形成高压半导体装置的各阶段的制程的剖面示意图。图2为根据一些实施例，形成高压半导体装置的其中一阶段的制程的剖面示意图。图3为根据一些实施例，高压半导体装置的埋置层的掺杂浓度的分布图。附图标号：100高压半导体装置；110基底；120第一离子注入制程；130第一掺杂区；130’第一掺杂区；130”第一掺杂区；140加热制程；150第一磊晶层；160第二离子注入制程；170第二掺杂区；170’第二掺杂区；170”第二掺杂区；180退火制程；190第二磊晶层；200磊晶层；210埋至层；220高压阱；230高压阱；240高压阱；250高压阱；260绝缘区；270绝缘区；280绝缘区；290栅极结构；291栅极介电层；292栅极电极；300主体区；310源极区；320漏极区；D1厚度；D2厚度；L局部低点；H1局部高点；H2局部高点；T1厚度；T1’厚度；T1”厚度；T2厚度；T2’厚度；T2”厚度；Z方向。具体实施方式以下针对本专利技术一些实施例的元件基板、显示装置及显示装置的制造方法作详细说明。应了解的是，以下的叙述提供许多不同的实施例或例子，用以实施本专利技术一些实施例的不同样态。以下所述特定的元件及排列方式仅为简单清楚描述本专利技术一些实施例。当然，这些仅用以举例而非本专利技术的限定。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本专利技术一些实施例，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触的情形。或者，亦可能间隔有一或更多其它材料层的情形，在此情形中，第一材料层与第二材料层之间可能不直接接触。此外，实施例中可能使用相对性的用语，例如“较低”或“底部”及“较高”或“顶部”，以描述图式的一个元件对于另一元件的相对关系。能理解的是，如果将图式的装置翻转使其上下颠倒，则所叙述在“较低”侧的元件将会成为在“较高”侧的元件。在此，“约”、“大约”、“大抵”的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明“约”、“大约”、“大抵”的情况下，仍可隐含“约”、“大约”、“大抵”的含义。能理解的是，虽然在此可使用用语“第一”、“第二”、“第三”等来叙述各种元件、组成成分、区域、层、及/或部分，这些元件、组成成分、区域、层、及/或部分不应被这些用语限定，且这些用语仅是用来区别不同的元件、组成成分、区域、层、及/或部分。因此，以下讨论的一第一元件、组成成分、区域、层、及/或部分可在不偏离本专利技术一些实施例的教示的情况下被称为一第二元件、组成成分、区域、层、及/或部分。除非另外定义，在此使用的全部用语(包括技术及科学用语)具有与此篇揭露所属的一般技艺者所通常理解的相同涵义。能理解的是，这些用语，例如在通常使用的字典中定义的用语，应被解读成具有与相关技术及本专利技术的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本专利技术实施例有特别定义。本专利技术一些实施例可配合图式一并理解，本专利技术实施例的图式亦被视为本专利技术实施例说明的一部分。需了解的是，本专利技术实施例的图式并未以实际装置及元件的比例绘示。在图式中可能夸大实施例的形状与厚度以便清楚表现出本专利技术实施例的特征。此外，图式中的结构及装置以示意的方式绘示，以便清楚表现出本专利技术实施例的特征。在本专利技术一些实施例中，相对性的用语例如“下”、“上”、“水平”、“垂直”、“之下”、“之上”、“顶部”、“底部”等等应被理解为该段以及相关图式中所绘示的方位。此相对性的用语仅是为了方便说明之用，其并不代表其所叙述的装置需以特定方位来制造或运作。而关于接合、连接的用语例如“连接”、“互连”等，除非特别定义，否则可指两个结构为直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。本专利技术揭露高压半导体装置及其制造方法的实施例，且上述实施例可被包含于例如微处理器、存储元件及/或其他元件的集成电路(integratedcircuit,IC)中。上述集成电路也可包含不同的被动和主动微电子元件，例如薄膜电阻器(thin-filmresistor)、其他类型电容器例如，金属-绝缘体-金属电容(metal-i本文档来自技高网...

【技术保护点】
1.一种高压半导体装置的制造方法，其特征在于，包括:提供一基底，其具有一第一导电型态；执行一第一离子注入制程，形成一第一掺杂区于该基底内，该第一掺杂区具有与该第一导电型态不同的一第二导电型态；形成一第一磊晶层于该基底上；以及执行一第二离子注入制程，形成一第二掺杂区于该第一磊晶层内，该第二掺杂区具有该第二导电型态；其中该第一掺杂区与该第二掺杂区直接接触。

【技术特征摘要】
1.一种高压半导体装置的制造方法，其特征在于，包括:提供一基底，其具有一第一导电型态；执行一第一离子注入制程，形成一第一掺杂区于该基底内，该第一掺杂区具有与该第一导电型态不同的一第二导电型态；形成一第一磊晶层于该基底上；以及执行一第二离子注入制程，形成一第二掺杂区于该第一磊晶层内，该第二掺杂区具有该第二导电型态；其中该第一掺杂区与该第二掺杂区直接接触。2.如权利要求1所述的方法，其特征在于，更包括：形成一第二磊晶层于该第一磊晶层上。3.如权利要求2所述的方法，其特征在于，该第一磊晶层具有一第一厚度，该第二磊晶层具有大于该第一厚度的一第二厚度。4.如权利要求1所述的方法，其特征在于，更包括：形成该第一磊晶层前，执行一第一热制程，使该第一掺杂区扩散。5.如权利要求1所述的方法，其特征在于，更包括：执行该第二离子注入制程后，执行一退火制程，使第一掺杂区及第二掺杂区扩散。6.如权利要求1所述的方法，其特征在于，该第一掺杂区及该第二掺杂区形成一埋置层，该埋置层的一掺杂浓度介于约1017cm-3至约1019cm-3的范围间。7.如权利要求6所述的方法，其特征在于，该埋置层的掺杂质包括锑。8.如权利要求6所述的方法，其特征在于，沿着由该第一磊晶层朝向该基底的一方向，该埋置层的该掺杂浓度的分布具有一局部低点。9.一种高压半导体装置，其特征在于，包括:一基底，具有一第一导电型态；一磊晶层，设置于该基底上；一埋置层，设置于该基底及该磊晶层内，该埋置层具有不同于该第一导电型态的一第二导电型态；一第一高压阱，设置于该磊晶层内，该第一高压阱...

【专利技术属性】
技术研发人员：林志鸿，李家豪，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：中国台湾,71