非易失性三维半导体存储器件的多值编程方法及系统技术方案

本发明专利技术公开了一种非易失性三维半导体存储器件的多值编程方法及系统，属于半导体存储技术领域，包括：根据数据编码关系确定待存储数据所对应的存储单元状态，作为目标状态；若目标状态为擦除状态，则多值编程操作结束；否则，对存储单元施加编程脉冲，并通过逐步增加编程脉冲的幅值和宽度的方式将存储单元从擦除状态依次编程到阈值电压较高的状态，以使得存储单元达到目标状态，从而实现多值编程；其中，数据编码关系为存储单元所存储的2比特数据的取值与存储单元状态的一一对应关系；编程过程中，存储单元在任意两个相邻状态下的阈值电压之差大于最小电压间隔。本发明专利技术可实现对非易失性三维半导体存储器件的多值编程，并具有较高的编程精度。

Multivalue Programming Method and System for Nonvolatile Three-Dimensional Semiconductor Memory Devices

【技术实现步骤摘要】
非易失性三维半导体存储器件的多值编程方法及系统
本专利技术属于半导体存储
，更具体地，涉及一种非易失性三维半导体存储器件的多值编程方法及系统。
技术介绍
闪存(Flash)作为一种非易失性存储器，可以分为NAND闪存和NOR闪存两类。NOR闪存的每个存储单元独立地与位线和字线连接，因此表现良好的随机存储特性；NAND闪存的多个存储单元串联在一起进行，因而表现良好的集成特性，在高密度闪存阵列的实现中获得了广泛的应用。随着特征尺寸的减小，平面结构的闪存阵列将会面对临近单元串扰加重、浮栅存储电子数目过少等问题。为了继续提高存储密度，三维垂直堆叠结构的闪存阵列获得了发展。三维垂直NAND存储串在2001年被首次公开(“NovelUltraHighDensityMemoryWithaStacked-SurroundingGateTransistor(S-SGT)StructuredCell”，IEDMProc.(2001)33-36)。但是，这种三维垂直NAND存储串每个单元只能存储一位数据。多值存储是实现存储器的容量扩充的有效方式之一。中国专利技术专利“一种非易失性高密度三维半导体存储器件及其制备方法”(申请号：201410471371.8)提供了一种非易失性高密度三维半导体存储器，包括由多个垂直方向的三维NAND存储串构成的存储串阵列，三维NAND存储串的具体结构如图1所示，其中，单个存储单元具体为四边形。该专利通过改变制备工艺在形成栅电极与浮置栅极之间的阻隔电介质层时，使得同一个存储单元的阻隔电介质层存在不同厚度d1、d2、d3和d4，并且电荷存储层采用可以固定存储电荷的浮栅介质(例如金属纳米晶)，从而在不同栅极电压下，可以有相应程度的电荷隧穿及不同的浮栅电荷存储量，这样就可以使得三维NAND存储串中，每一个存储单元都具备了存储至少两位数据的能力，大大提高了存储密度。但是，为了利用上述三维NAND存储串存储具体的数据，还缺少一种行之有效的多值编程方法。
技术实现思路
针对现有技术的缺陷和改进需求，本专利技术提供了一种非易失性三维半导体存储器件的多值编程方法及系统，其目的在于，实现对非易失性三维半导体存储器件的多值编程。为实现上述目的，按照本专利技术的一个方面，提供了一种非易失性三维半导体存储器件的多值编程方法，用于在每个存储单元中实现2比特数据存储，包括：(1)根据数据编码关系确定待存储数据所对应的存储单元状态，作为目标状态；(2)若目标状态为擦除状态，则多值编程操作结束；否则，对存储单元施加编程脉冲，并通过逐步增加编程脉冲的幅值和宽度的方式将存储单元从擦除状态依次编程到阈值电压较高的状态，直至存储单元达到目标状态，从而实现多值编程；其中，数据编码关系为存储单元所存储的2比特数据的取值与存储单元状态的一一对应关系。进一步地，步骤(2)中，编程过程中，存储单元在任意两个相邻状态下的阈值电压之差大于预设的最小电压间隔，以使得存储单元存储不同数据时对应的阈值电压分布较窄，从而更好的区分数据状态并避免不同状态相互影响。作为进一步优选地，最小电压间隔大于两个相邻存储单元状态的电压间隔的最小值。作为进一步优选地，步骤(2)中，目标状态不为擦除状态时，对存储单元施加编程脉冲，并通过逐渐增加编程脉冲的幅值和宽度的方式将存储单元从擦除状态依次编程到阈值电压较高的状态，以使得存储单元达到目标状态，包括：(21)获得存储单元在擦除状态的阈值电压作为起始状态电压在下一个存储单元状态所对应的阈值电压分布范围内设定验证电压Vc，并对存储单元施加编程脉冲；(22)在编程脉冲结束后，获得存储单元的阈值电压Vth，若Vth＞Vc，则转入步骤(25)；否则，转入步骤(23)；(23)若编程脉冲的幅值达到预设的最大幅值Vmax，则转入步骤(24)；否则，根据预设的幅值步长ΔV增加编程脉冲的幅值，并转入步骤(22)；(24)若编程脉冲的宽度达到预设的最大宽度tmax，则判定操作失败，并结束操作；否则，根据预设的宽度步长Δt增加编程脉冲的宽度，并转入步骤(22)；(25)若则转入步骤(26)；否则，转入步骤(23)；(26)若存储单元未达到目标状态，则更新起始状态电压为并在下一个存储单元状态的阈值电压分布范围内更新所述验证电压Vc的取值后，转入步骤(23)；否则，多值编程结束；其中，ΔVmin为最小电压间隔。作为进一步优选地，本专利技术所提供的非易失性三维半导体存储器件的多值编程方法，还包括：在操作失败时，调整所述最大幅值Vmax或所述最大宽度tmax的取值，或者同时调整所述最大幅值Vmax和所述最大宽度tmax的取值后，转入步骤(23)，以继续多值编程操作。进一步地，进行数据编码时，所选定的4个存储单元状态为擦除状态以及3个阈值电压分布均高于擦除状态的存储单元状态；或者，进行数据编码时，所选定的4个存储单元状态为4个阈值电压分布均高于擦除状态的存储单元状态。按照本专利技术的第二方面，提供了一种存储系统，包括非易失性三维半导体存储器件及控制器，其中，控制器包括：编码模块以及多值编程模块；编码模块用于根据数据编码关系确定待存储数据所对应的存储单元状态，作为目标状态；多值编程模块用于在目标状态为擦除状态时结束多值编程操作；多值编程模块还用于在目标状态不为擦除状态时，对存储单元施加编程脉冲，并通过逐渐增加编程脉冲的幅值和宽度的方式将存储单元从擦除状态依次编程到阈值电压较高的状态，以使得存储单元达到目标状态，从而实现多值编程；其中，数据编码关系为存储单元所存储的2比特数据的取值与存储单元状态的一一对应关系。进一步地，多值编码模块在编程过程中，使得存储单元在任意两个相邻状态下的阈值电压之差大于预设的最小电压间隔。总体而言，通过本专利技术所构思的以上技术方案，能够取得以下有益效果：(1)本专利技术所提供的非易失性三维半导体存储器件的多值编程方法及系统，通过逐步增加幅值和宽度的方式，逐步调整施加于具有不同介质层厚度的四边形存储单元上的编程脉冲，使得存储单元最终达到与待存储数据相对应的目标状态，能够实现对非易失性三维半导体存储器件的多值编程，并且精度较高。(2)本专利技术所提供的非易失性三维半导体存储器件的多值编程方法及系统，在编程过程中，通过保证存储单元在任意两个相邻状态下的阈值电压之差大于预设的最小电压间隔，能够使得存储单元存储不同数据时对应的阈值电压分布较窄，从而更好的区分数据状态并避免不同状态相互影响，提高多值编程的精度。附图说明图1为现有的非易失性三维半导体存储器件的结构示意图；图2为图1所示的非易失性三维半导体存储器件中单个存储单元的阈值电压分布图；图3为本专利技术实施例提供的非易失性三维半导体存储器件的多值编程方法流程图；图4为本专利技术实施例提供的一级编程操作流程图；图5为本专利技术实施例提供的2比特数据多值编程的编程操作流程图；在所有附图中，相同的附图标记用来表示相同的元件或者结构，其中：1为半导体区域，121为控制栅电极，7为阻隔电介质层，9为电荷存储层，11为隧穿电介质层。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。此外，下面所描述的本本文档来自技高网...

【技术保护点】
1.一种非易失性三维半导体存储器件的多值编程方法，用于在每个存储单元中实现2比特数据存储，其特征在于，包括：(1)根据数据编码关系确定待存储数据所对应的存储单元状态，作为目标状态；(2)若所述目标状态为擦除状态，则多值编程操作结束；否则，对存储单元施加编程脉冲，并通过逐步增加所述编程脉冲的幅值和宽度的方式将所述存储单元从擦除状态依次编程到阈值电压较高的状态，直至所述存储单元达到所述目标状态，从而实现多值编程；其中，所述数据编码关系为存储单元所存储的2比特数据的取值与存储单元状态的一一对应关系。

【技术特征摘要】
1.一种非易失性三维半导体存储器件的多值编程方法，用于在每个存储单元中实现2比特数据存储，其特征在于，包括：(1)根据数据编码关系确定待存储数据所对应的存储单元状态，作为目标状态；(2)若所述目标状态为擦除状态，则多值编程操作结束；否则，对存储单元施加编程脉冲，并通过逐步增加所述编程脉冲的幅值和宽度的方式将所述存储单元从擦除状态依次编程到阈值电压较高的状态，直至所述存储单元达到所述目标状态，从而实现多值编程；其中，所述数据编码关系为存储单元所存储的2比特数据的取值与存储单元状态的一一对应关系。2.如权利要求1所述的非易失性三维半导体存储器件的多值编程方法，其特征在于，所述步骤(2)中，编程过程中，所述存储单元在任意两个相邻状态下的阈值电压之差大于预设的最小电压间隔。3.如权利要求2所述非易失性三维半导体存储器件的多值编程方法，其特征在于，所述最小电压间隔大于两个相邻存储单元状态的电压间隔的最小值。4.如权利要求2或3所述的非易失性三维半导体存储器件的多值编程方法，其特征在于，所述步骤(2)中，所述目标状态不为擦除状态时，对所述存储单元施加编程脉冲，并通过逐渐增加所述编程脉冲的幅值和宽度的方式将所述存储单元从擦除状态依次编程到阈值电压较高的状态，以使得所述存储单元达到所述目标状态，包括：(21)获得所述存储单元在擦除状态的阈值电压作为起始状态电压在下一个存储单元状态所对应的阈值电压分布范围内设定验证电压Vc，并对所述存储单元施加编程脉冲；(22)在所述编程脉冲结束后，获得所述存储单元的阈值电压Vth，若Vth＞Vc，则转入步骤(25)；否则，转入步骤(23)；(23)若所述编程脉冲的幅值达到预设的最大幅值Vmax，则转入步骤(24)；否则，根据预设的幅值步长ΔV增加所述编程脉冲的幅值，并转入步骤(22)；(24)若所述编程脉冲的宽度达到预设的最大宽度tmax，则判定操作失败，...

【专利技术属性】
技术研发人员：缪向水，闫鹏，童浩，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：湖北,42