一种集成结构的制备方法以及由此得到的铜互连线与介质材料集成结构技术

技术编号:21836369 阅读:48 留言:0更新日期:2019-08-10 19:25
本发明专利技术提供一种集成结构的制备方法,包括:S1,在半导体衬底上,沉积一层高分子聚合物,在高分子聚合物的表面形成一层光刻板;S2,通过等离子刻蚀高分子聚合物形成聚合物沟槽,去除光刻板;S3,在聚合物沟槽的壁面覆盖一层金属阻挡层;S4,在聚合物沟槽中填充沉积铜金属以形成铜互连线结构;S5,通过等离子刻蚀将铜金属之间的高分子聚合物全部清除,在铜金属之间形成金属沟槽;S6,在金属沟槽中填充沉积介质材料;S7,在介质材料和铜互连线结构上沉积绝缘材料形成覆盖层。本发明专利技术还提供根据上述的制备方法得到的铜互连线与介质材料集成结构。本发明专利技术通过在聚合物沟槽中填充铜金属,避免直接对介质材料进行刻蚀所引起的沟槽表面缺陷。

A preparation method of integrated structure and the resulting copper interconnect and dielectric material integrated structure

【技术实现步骤摘要】
一种集成结构的制备方法以及由此得到的铜互连线与介质材料集成结构
本专利技术涉及集成电路结构,更具体地涉及一种集成结构的制备方法以及由此得到的铜互连线与介质材料集成结构。
技术介绍
在超大规模集成电路制造中,为了解决器件特征尺寸不断缩小引起的电路中电阻电容延迟效应,大马士革和双大马士革工艺采用了铜作为互连线导线,低/超低介电常数介电质作为金属间介质层。这种铜互连线制程应用于90nm及其更小尺寸的工艺制造。由于低/超低介电常数介电材料是在传统介质材料(SiO2)中掺杂C等元素形成多孔结构,其力学、机械性能将会明显降低。这使得在等离子刻蚀形成介电层沟槽的工艺过程中,沟槽壁的表面较为粗糙,进而导致铜互连线边缘粗糙度很高(LineEdgeRoughness);以及在铜金属的化学机械抛光工艺过程中,由于低/超低介电常数介质层支撑性较弱,铜导线的顶角处更容易被磨损。因此铜-低/超低介电常数介质层的界面属于薄弱区域。当工艺制程发展至22nm技术及以下时,由于超低介电常数的金属间介质层性能引起的结构弱化现象会越来越严重,也是工艺中继续解决的难题。
技术实现思路
为了解决上述现有技术存在的TDDB问题,本专本文档来自技高网...

【技术保护点】
1.一种集成结构的制备方法,其特征在于,包括以下步骤:S1,在半导体衬底上,沉积一层高分子聚合物,在高分子聚合物的表面形成一层光刻板;S2,通过等离子刻蚀高分子聚合物形成聚合物沟槽,并去除光刻板;S3,在聚合物沟槽的壁面覆盖一层金属阻挡层;S4,在聚合物沟槽中填充沉积铜金属以形成铜互连线结构;S5,通过等离子刻蚀将铜金属之间的高分子聚合物全部清除,在铜金属之间形成金属沟槽;S6,在金属沟槽中填充沉积介质材料;S7,在介质材料和铜互连线结构上沉积绝缘材料,形成覆盖层。

【技术特征摘要】
1.一种集成结构的制备方法,其特征在于,包括以下步骤:S1,在半导体衬底上,沉积一层高分子聚合物,在高分子聚合物的表面形成一层光刻板;S2,通过等离子刻蚀高分子聚合物形成聚合物沟槽,并去除光刻板;S3,在聚合物沟槽的壁面覆盖一层金属阻挡层;S4,在聚合物沟槽中填充沉积铜金属以形成铜互连线结构;S5,通过等离子刻蚀将铜金属之间的高分子聚合物全部清除,在铜金属之间形成金属沟槽;S6,在金属沟槽中填充沉积介质材料;S7,在介质材料和铜互连线结构上沉积绝缘材料,形成覆盖层。2.根据权利要求1所述的制备方法,其...

【专利技术属性】
技术研发人员:黄亚敏董业民
申请(专利权)人:中国科学院上海微系统与信息技术研究所
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1