制造半导体器件的方法技术

一种制造半导体器件的方法可以包括在基板上形成鳍型结构、使用第一工艺在鳍型结构上形成具有第一厚度的界面膜、使用与第一工艺不同的第二工艺在界面膜上形成具有第二厚度的栅极电介质膜、以及使用与第一工艺和第二工艺不同的第三工艺使栅极电介质膜致密化。第二厚度可以大于第一厚度，并且在栅极电介质膜的致密化之后，界面膜的第一厚度可以不变。

Method of Manufacturing Semiconductor Devices

【技术实现步骤摘要】
制造半导体器件的方法
本公开涉及制造半导体器件的方法，更具体地，涉及制造包括至少一个鳍型场效应晶体管(FinFET)的半导体器件的方法。
技术介绍
半导体器件的尺寸已经减小并且正在进一步减小，从而实现高度集成、高容量的半导体器件。随着各半导体器件的尺寸减小并且半导体器件之间的距离减小而增加半导体器件的集成度，每单位面积的半导体器件密度增大。然而，当具有二维结构的半导体器件的尺寸减小时，可能发生水平沟道长度减小的短沟道效应。为了防止短沟道效应，可以使用FinFET。由于FinFET的结构特性，FinFET可以通过确保有效沟道长度而防止短沟道效应，并且FinFET通过增大栅极宽度而增加工作电流的大小。
技术实现思路
本公开提供了通过其可提高电特性和工艺效率的制造半导体器件的方法。本专利技术构思的一些方面提供了一种制造半导体器件的方法。该方法可以包括在基板上形成鳍型结构、使用第一工艺在鳍型结构上形成具有第一厚度的界面膜、使用与第一工艺不同的第二工艺在界面膜上形成具有第二厚度的栅极电介质膜、以及使用与第一工艺和第二工艺不同的第三工艺使栅极电介质膜致密化。第二厚度可以大于第一厚度；换句话说，栅极电介质膜的厚度可以大于界面膜的厚度。在栅极电介质膜的致密化之后，界面膜的第一厚度可以不变。本专利技术构思的一些方面提供了一种制造半导体器件的方法。该方法可以包括在其上形成鳍型结构的基板上形成多层电介质膜结构。多层电介质膜结构可以具有堆叠在其中的多个电介质膜。该方法还可以包括对基板执行氧等离子体处理、以及在已经经历了氧等离子体处理的多层电介质膜结构上形成栅极线。在执行氧等离子体处理期间，鳍型结构可以不被损耗。本专利技术构思的一些方面提供了一种制造半导体器件的方法。该方法可以包括在基板上形成鳍型结构、在鳍型结构上形成源极/漏极区、在鳍型结构上形成具有第一厚度的第一硅氧化物膜、以及在第一硅氧化物膜上形成具有第二厚度的第二硅氧化物膜。第二厚度可以大于第一厚度。该方法还可以包括对基板执行等离子体处理、以及在鳍型结构上形成栅极线以使其沿交叉鳍型结构的方向延伸并面对源极/漏极区。附图说明本公开以及本专利技术构思在此公开的示例实施方式将由以下结合附图的详细描述被更清楚地理解，附图中：图1A和1B是使用根据本专利技术构思的一些实施方式的制造半导体器件的方法所制造的半导体器件的概念图；图2是使用根据本专利技术构思的一些实施方式的制造半导体器件的方法所制造的半导体器件的布局图；图3是使用根据本专利技术构思的一些实施方式的制造半导体器件的方法所制造的半导体器件的剖面透视图；图4是根据本专利技术构思的一些实施方式的制造半导体器件的方法的流程图；图5A至5G是根据本专利技术构思的一些实施方式的制造半导体器件的方法中的顺序阶段的剖视图；图6是显示使用根据本专利技术构思的一些实施方式的制造半导体器件的方法所制造的半导体器件的特性的曲线图；图7是根据本专利技术构思的一些实施方式的制造半导体器件的方法中使用的等离子体处理设备的示意图；以及图8是包括使用根据本专利技术构思的一些实施方式的制造半导体器件的方法所制造的半导体器件的系统的框图。具体实施方式图1A和1B是使用根据本专利技术构思的一些实施方式的制造半导体器件的方法所制造的半导体器件的概念图。参照图1A，半导体器件1000可以包括存储单元阵列区域1010和围绕存储单元阵列区域1010的外围区域1020。存储器件可以位于存储单元阵列区域1010中。存储器件可以是静态随机存取存储器(SRAM)、动态RAM(DRAM)、磁RAM(MRAM)、相变RAM(PRAM)、电阻RAM(RRAM)或闪存，但本公开不限于此。驱动存储单元阵列区域1010中的存储器件的电路器件可以位于外围区域1020中。电路器件可以是读取电路或写入电路，但不限于此。参照图1B，半导体器件1100可以包括逻辑(LOGIC)区域1110和SRAM区域1120。在一些实施方式中，使用这里描述的制造半导体器件的方法所制造的半导体器件100(图5G)可以位于逻辑区域1110中。虽然逻辑区域1110和SRAM区域1120被示出，但本公开不限于此。其中形成不同的存储器件(例如DRAM、MRAM、PRAM、RRAM或闪存)的区域可以与逻辑区域1110一起被包括在半导体器件1100中。图2是使用根据本专利技术构思的一些实施方式的制造半导体器件的方法所制造的半导体器件的布局图。图3是使用根据本专利技术构思的一些实施方式的制造半导体器件的方法所制造的半导体器件的剖面透视图。参照图2和3，半导体器件100可以包括基板110，基板110包括沿第一方向(即X方向)延伸的鳍型有源区FA。鳍型有源区FA的底部的水平在图3中用虚线BL标记。基板110可以包括诸如硅(Si)或锗(Ge)的半导体，或者诸如SiGe、SiC、GaAs、InAs或InP的化合物半导体。在一些实施方式中，基板110可以包括III-V族材料和IV族材料当中的至少一种。III-V族材料可以是包含至少一种III族元素和至少一种V族元素的化合物。作为一示例，III-V族材料可以是包含铟(In)、镓(Ga)和铝(Al)当中的至少一种元素作为III族元素以及砷(As)、磷(P)和锑(Sb)当中的至少一种元素作为V族元素的化合物。例如，III-V族材料可以选自InP、InzGa1-zAs(0≤z≤1)和AlzGa1-zAs(0≤z≤1)。IV族材料可以是Si或Ge。然而，在根据本专利技术构思的实施方式的半导体器件中可使用的III-V族材料和IV族材料不限于这里明确叙述的材料。III-V族材料和诸如Ge的IV族材料可以作为用于低功率高速度晶体管的沟道材料使用。高性能互补金属氧化物半导体(CMOS)可以使用包括可具有比Si基板高的电子迁移率的III-V族材料(例如GaAs)的半导体基板以及包括可具有比Si基板高的空穴迁移率的半导体材料(例如Ge)的半导体基板而形成。在一些实施方式中，当N沟道MOS(NMOS)晶体管形成在基板110上时，基板110可以包括上述III-V族材料中的一种。在另外的实施方式中，当P沟道MOS(PMOS)晶体管形成在基板110上时，基板110可以至少部分地包括Ge。在另外的实施方式中，基板110可以具有绝缘体上硅(SOI)结构。基板110可以包括导电区域，例如杂质掺杂阱或杂质掺杂结构。鳍型有源区FA的下侧壁可以被基板110上的隔离膜112覆盖。鳍型有源区FA可以在垂直于基板110的主表面(即X-Y平面)的第三方向(即Z方向)上以鳍型结构突出超过隔离膜112。界面膜116、栅极电介质膜118和栅极线GL可以在基板110上在鳍型有源区FA上沿交叉第一方向(即X方向)的第二方向(即Y方向)延伸。栅极电介质膜118和栅极线GL可以延伸以覆盖鳍型有源区FA的顶部和彼此相反的侧壁以及隔离膜112的顶部。晶体管TR可以形成在鳍型有源区FA与栅极线GL之间的交叉处。晶体管TR可以形成为三维场效应晶体管(FET)，其中沟道形成为跨越鳍型有源区FA的顶部和彼此相反的侧壁。界面膜116、栅极电介质膜118和栅极线GL可以每个具有彼此相反的侧壁。界面膜116、栅极电介质膜118和栅极线GL的彼此相反的侧壁的每个可以被栅极绝缘间隔物124覆盖。覆盖界面膜116、栅极电介质膜本文档来自技高网...

【技术保护点】
1.一种制造半导体器件的方法，所述方法包括：在基板上形成鳍型结构；使用第一工艺在所述鳍型结构上形成具有第一厚度的界面膜；使用与所述第一工艺不同的第二工艺在所述界面膜上形成具有第二厚度的栅极电介质膜，其中所述第二厚度大于所述第一厚度；以及使用与所述第一工艺和所述第二工艺不同的第三工艺使所述栅极电介质膜致密化，其中在所述栅极电介质膜的致密化之后，所述界面膜的所述第一厚度不变。

【技术特征摘要】
2018.01.31 KR 10-2018-00123441.一种制造半导体器件的方法，所述方法包括：在基板上形成鳍型结构；使用第一工艺在所述鳍型结构上形成具有第一厚度的界面膜；使用与所述第一工艺不同的第二工艺在所述界面膜上形成具有第二厚度的栅极电介质膜，其中所述第二厚度大于所述第一厚度；以及使用与所述第一工艺和所述第二工艺不同的第三工艺使所述栅极电介质膜致密化，其中在所述栅极电介质膜的致密化之后，所述界面膜的所述第一厚度不变。2.根据权利要求1所述的方法，其中所述第一工艺是热氧化，所述第二工艺是原子层沉积，所述第三工艺是氧等离子体处理。3.根据权利要求2所述的方法，其中所述第二工艺期间的工艺温度和所述第三工艺期间的工艺温度均低于所述第一工艺期间的工艺温度。4.根据权利要求3所述的方法，其中所述第三工艺期间的所述工艺温度为300℃到700℃。5.根据权利要求2所述的方法，其中所述氧等离子体处理通过将含氧气体注入到惰性气体中而提供工艺气体。6.根据权利要求5所述的方法，其中所述惰性气体是氦气(He)，并且所述含氧气体是选自O2和N2O中的一种。7.根据权利要求6所述的方法，其中所述工艺气体中O2/(He+O2)的值最大为0.5。8.根据权利要求2所述的方法，其中所述氧等离子体处理是远程氧等离子体方法和直接氧等离子体方法中的一种。9.根据权利要求1所述的方法，其中在所述栅极电介质膜的致密化之后没有所述鳍型结构的损耗。10.根据权利要求1所述的方法，其中所述界面膜和所述栅极电介质膜由相同的材料形成。11.一种制造半导体器件的方法，所述方法包括：在其上形成鳍型结构的基板上形成多层电介质膜结构，其中所述多层电介质膜结构包括堆叠的多个...

【专利技术属性】
技术研发人员：沈铉准，徐元吾，金善政，朴起演，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR