一种半导体器件及电子装置制造方法及图纸

技术编号:21516207 阅读:34 留言:0更新日期:2019-07-03 09:38
本发明专利技术提供一种半导体器件及电子装置,所述半导体器件包括:半导体衬底;形成于所述半导体衬底上的芯片;围绕所述芯片的密封环;位于所述芯片与所述密封环之间的隔离区,所述隔离区的层间介电层中形成有若干交错排列的阻挡结构。本发明专利技术提供的半导体器件,在密封环与芯片之间增加了阻挡结构,从而避免刻蚀液进入密封环内部的芯片,进一步避免内部芯片受到损伤。

A Semiconductor Device and Electronic Device

【技术实现步骤摘要】
一种半导体器件及电子装置
本专利技术涉及半导体
,具体而言涉及一种半导体器件及电子装置。
技术介绍
在半导体制程中,在同一块晶圆上形成有多个芯片,各芯片之间通过纵横交错的切割道(scribeline)区域进行划分,沿着切割道区域对晶圆进行切割以形成单个芯片,然后将这些芯片做成功能各异的半导体封装结构。但是,在将晶圆切割成单个芯片时,有时位于切割道周边的芯片区域会受到机械的冲击,从而造成在分割开的芯片的切割剖面上产生局部的裂纹和碎片。此现象在切割道区域的相交之处尤为明显。并且,在粗糙的芯片边缘处的裂纹又易于扩展至芯片内部,从而导致芯片劣化或失效。此外,在分割开的芯片的侧面会暴露出层间介电层,水分、湿气等可能从此处侵入芯片内部,同样会造成芯片的误操作和破坏。为解决以上问题,现有技术中采用密封环(sealring)对芯片进行保护。密封环通常形成于晶圆的每一个芯片的切割道和集成电路的周围区域之间,由介电层和金属层交错堆栈构成,且上述金属层利用穿过上述介电层的导电通孔做内部互连。当沿着切割道进行晶圆切割工艺时,密封环可以阻挡由晶圆切割工艺造成的从切割道至集成电路的应力破裂。并且,密封环可以阻挡水气渗透或例如含酸物、含碱物或污染源的扩散的化学损害。然而,当经受高流速的刻蚀剂的冲击时,现有的密封环不能达到预期的阻挡效果,致使刻蚀剂损伤密封环内部的芯片。因此,为了解决上述问题,有必要提出一种新的半导体器件及电子装置。
技术实现思路

技术实现思路
部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足,本专利技术提供一种半导体器件,所述半导体器件包括:半导体衬底;形成于所述半导体衬底上的芯片;围绕所述芯片的密封环;位于所述芯片与所述密封环之间的隔离区,所述隔离区的层间介电层中形成有若干交错排列的阻挡结构。示例性地,所述阻挡结构为在垂直于所述密封环的方向上交错排列的分立的条状结构。示例性地,所述阻挡结构排列为首尾相连的回形结构。示例性地,所述阻挡结构包括平行于所述半导体衬底的若干金属布线层,以及连接相邻的所述金属布线层的导电通孔。示例性地,所述阻挡结构还包括位于所述半导体衬底中的有源区、以及在所述有源区上由下至上依次层叠的栅极材料层、和/或金属硅化物阻挡层、和/或接触孔。示例性地,所述阻挡结构还包括位于所述金属布线层上方的钝化层。示例性地,所述隔离区的宽度为5微米-10微米。示例性地,所述密封环的宽度为5微米-10微米。示例性地,所述密封环包括内层密封环和外层密封环。本专利技术还提供一种电子装置,所述电子装置包括如上述的半导体器件。本专利技术提供的半导体器件,在密封环与芯片之间增加了阻挡结构,从而避免刻蚀液进入密封环内部的芯片,进一步避免内部芯片受到损伤。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述,用来解释本专利技术的原理。附图中:图1A-1B示出了一种现有的半导体器件的结构示意图。图2A-2C示出了本专利技术一实施例提供的半导体器件的结构示意图。图3A-3C示出了本专利技术另一实施例提供的半导体器件的结构示意图。图4示出了根据本专利技术一实施方式的电子装置的结构示意图。具体实施方式在下文的描述中,给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本专利技术发生混淆,对于本领域公知的一些技术特征未进行描述。应当理解的是,本专利技术能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本专利技术的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本专利技术教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。这里参考作为本专利技术的理想实施例(和中间结构)的示意图的横截面图来描述专利技术的实施例。这样,可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此,本专利技术的实施例不应当局限于在此所示的区的特定形状,而是包括由于例如制造导致的形状偏差。例如,显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度,而不是从注入区到非注入区的二元改变。同样,通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此,图中显示的区实质上是示意性的,它们的形状并不意图显示器件的区的实际形状且并不意图限定本专利技术的范围。为了彻底理解本专利技术,将在下列的描述中提出详细的结构,以便阐释本专利技术提出的技术方案。本专利技术的较佳实施例详细描述如下,然而除了这些详细描述外,本专利技术还可以具有其他实施方式。为了避免划片引起的裂纹及剥离现象对芯片区域的伤害,需要采用密封环(sealring)对芯片进行保护。密封环通常形成于晶圆的每一个芯片的切割道和内部芯片之间,由介电层和金属层交错堆栈构成,且上述金属层利用穿过介电层的导电通孔做内部互连。具体地,如图1A、1B所示,一种具有密封环结构的半导体器件包括:芯片100,以及环绕每个所述芯片100的密封环101,该密封环101包括内层本文档来自技高网...

【技术保护点】
1.一种半导体器件,其特征在于,所述半导体器件包括:半导体衬底;形成于所述半导体衬底上的芯片;围绕所述芯片的密封环;位于所述芯片与所述密封环之间的隔离区,所述隔离区的层间介电层中形成有若干交错排列的阻挡结构。

【技术特征摘要】
1.一种半导体器件,其特征在于,所述半导体器件包括:半导体衬底;形成于所述半导体衬底上的芯片;围绕所述芯片的密封环;位于所述芯片与所述密封环之间的隔离区,所述隔离区的层间介电层中形成有若干交错排列的阻挡结构。2.根据权利要求1所述的半导体器件,其特征在于,所述阻挡结构为在垂直于所述密封环的方向上交错排列的分立的条状结构。3.根据权利要求1所述的半导体器件,其特征在于,所述阻挡结构排列为首尾相连的回形结构。4.根据权利要求2或3所述的半导体器件,其特征在于,所述阻挡结构包括平行于所述半导体衬底的若干金属布线层,以及连接相邻的所述金属布线层的导电通孔。5.根据权利要求4所述的半...

【专利技术属性】
技术研发人员:崔登峰宋春仇峰曾红林周鸣
申请(专利权)人:中芯国际集成电路制造上海有限公司中芯国际集成电路制造北京有限公司
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1