芯片级封装半导体器件及其制造方法技术

本公开涉及一种半导体器件和一种制造半导体器件的方法。特别地，本公开涉及芯片级封装半导体器件，其包括：半导体晶片，其具有第一主表面和相对的第二主表面，所述半导体晶片包括布置在所述第二主表面上的至少两个端子；载体，其包括第一主表面和相对的第二主表面，其中所述半导体晶片的第一主表面被安装在所述载体的相对的第二主表面上；以及模塑材料，其部分地封装所述半导体晶片和所述载体，其中所述载体的第一主表面延伸并穿过模塑材料而暴露，并且所述至少两个端子在所述器件的第二侧面上穿过模塑材料而暴露。

【技术实现步骤摘要】
芯片级封装半导体器件及其制造方法
本公开涉及一种半导体器件及其制造方法。特别地，本公开涉及一种芯片级封装半导体器件及相关的制造方法。
技术介绍
芯片级封装(CSP)半导体器件对于要求小占用空间的应用正变得越来越重要。CSP通常用于例如移动通信装置，如移动电话和便携式电子装置。当CSP包括诸如晶体管或二极管的功率半导体器件时，它们需要高性能的热容量和散热性，因为它们需要将大电流排出到地或其他轨道，以保护与其连接的器件免受损坏。另一方面，功率器件面临着提升结构紧凑性的挑战，这一方面要求占用面积和封装高度非常小，另一方面要求通过封装材料进行保护。封装材料是保护器件免受诸如潮湿等环境因素影响所必要的。此外，封装材料防止用于将器件安装到印刷电路板上的焊膏与半导体晶片(die)的主体接触并潜在地使其短路。这种设置通常在器件的六个侧面上具有模塑材料，并被称为六面受保护CSP器件。图1是传统的六面受保护CSP器件100的截面图。半导体器件100具有顶部主表面102和相对的底部主表面104。在底部主表面104上，CSP半导体器件100包括多个触点106、108。触点106、108电连接到半导体晶片110的底表面，并且连接到诸如印刷电路板(PCB)(未示出)的外部电路部件。触点106、108形成在半导体晶片110的表面上。使用诸如基于环氧树脂的材料的任何适当的模塑化合物将半导体器件100封装在模塑材料116中。模塑材料116被布置为覆盖除触点106、108之外的半导体晶片110的全部六个侧面。与没有模塑化合物的常规CSP半导体器件相比，常规的六面受保护CSP器件受如何驱散工作期间在半导体晶片中产生的热量的问题困扰。当半导体芯片是功率器件时，这特别受关注。
技术实现思路
根据实施例提供了一种芯片级封装半导体器件，其包括：半导体晶片，其具有第一主表面和相对的第二主表面，所述半导体晶片包括布置在所述第二主表面上的至少两个端子；载体，其包括第一主表面和相对的第二主表面，其中所述半导体晶片的第一主表面被安装在所述载体的相对的第二主表面上；以及模塑材料，其部分地封装所述半导体晶片和所述载体，其中所述载体的第一主表面延伸并穿过模塑材料而暴露，并且所述至少两个端子在所述器件的第二侧面上穿过模塑材料而暴露。所述载体可在所述器件的相对侧壁上延伸并穿过所述模塑材料而暴露。所述载体的第一主表面可与所述器件的顶部主表面上的模塑材料共面。所述载体的相对的第二主表面可被布置为所述载体中的凹陷。所述凹陷可被布置为可安装地接收所述半导体晶片。所述凹陷可被布置为接收用于将所述半导体晶片安装到所述载体的粘合剂层。所述封装半导体器件的顶部主表面可包括所述载体，并且所述封装半导体器件的第二相对主表面可包括所述端子和所述模塑材料。根据实施例提供了一种制造芯片级封装半导体器件的方法，所述方法包括：提供具有第一主表面和相对的第二主表面的半导体晶片，所述半导体晶片包括布置在所述第二主表面上的至少两个端子；提供包括第一主表面和相对的第二主表面的载体；将所述半导体晶片的第一主表面安装到所述载体的相对的第二主表面上；将所述半导体晶片和所述载体部分地封装在模塑材料中，其中所述载体的第一主表面延伸并穿过模塑材料而暴露，并且所述至少两个端子在所述器件的第二侧面上穿过模塑材料而暴露。所述半导体晶片和所述载体可被封装，使得所述载体的第一主表面与所述器件的顶部主表面上的模塑材料共面。所述半导体晶片的第一主表面可被安装在布置在所述载体的相对的第二主表面上的凹陷中。根据实施例的CSP半导体器件提供改进的散热和结构完整性，而不增加整个封装件的高度。根据实施例的CSP器件因此适合于高功率晶体管器件。附图说明为了能够详细理解本公开的特征，参照实施例进行更具体的描述，其中一些实施例在附图中示出。然而，应当注意，附图仅示出了典型的实施例，因此不应被认为是对其范围的限制。这些图用于帮助理解本公开，因此不一定按比例绘制。所要求保护的主题的优点对于本领域技术人员而言在结合附图阅读本说明书后将变得显而易见，其中相同的附图标记用于表示相同的元件，并且其中：图1是已知的芯片级封装半导体器件的截面图；图2a是根据实施例的芯片级封装半导体器件的截面图；图2b是根据实施例的芯片级封装半导体器件的侧示图；图2c是根据实施例的芯片级封装半导体器件的底示图；图2d是根据实施例的芯片级封装半导体器件视图的顶示图；图3a是根据实施例的包含多个半导体晶片的半导体器件的侧示图；图3b是根据实施例的芯片级封装半导体器件的侧示图；图4a示出了根据实施例的布置被布置在载体带上的框架的步骤；图4b示出了根据实施例的被布置为重复的载体矩阵的框架；图4c示出了根据实施例的在载体上布置半导体晶片的步骤；图4d示出了根据实施例的封装附接到载体的半导体晶片的步骤；图4e示出了根据实施例的封装之后去带的步骤；图4f示出了根据实施例的去带之后去毛边的步骤；图4g示出了根据实施例的产品标记的步骤；图4h示出了根据实施例的载体上的示例产品标记；图5a示出了根据实施例的用于封装CSP的包覆模塑处理；以及图5b示出了根据实施例的包覆模塑之后的研磨处理。具体实施方式图2a是根据实施例的六面受保护芯片级封装(CSP)半导体器件200的截面图。CSP半导体器件200具有顶部主表面202和相对的底部主表面204。在底部主表面204上，CSP半导体器件200包括多个端子或触点206、208。端子206、208电连接到CSP半导体器件200的半导体晶片210的底表面，并且连接到未示出的诸如印刷电路板(PCB)的外部电路部件。触点206、208形成在半导体晶片210的表面上。CSP半导体器件200的顶部主表面202包括用于支撑半导体晶片210的金属(或塑料)载体212。载体212通过任何适当的手段(例如，基于环氧树脂的粘合剂214)被固定地安装到半导体晶片210的顶表面。虽然图2a示出了形成在半导体晶片210的底表面上的两个触点206、208，但是本领域技术人员将认识到，可以根据半导体晶片210的类型和功能提供任意数量的触点。例如，在半导体晶片是场效应晶体管的情况下，触点的数量可以是三个，其中各个触点连接到半导体晶片210的对应的源极端子、栅极端子、和漏极端子。可替代地，半导体晶片210也可以是双极结型晶体管、晶闸管、或双端二极管。此外，半导体晶片210的具有触点206、208的表面上可以包括钝化层217。使用诸如基于环氧树脂的材料的任何适当的模塑化合物将CSP半导体器件200封装在模塑材料216中。该模塑材料可基本覆盖CSP半导体器件200的四个次要侧面。模塑材料216还可以形成为覆盖器件200的除触点206、208之外的底部主表面。模塑材料216可以被布置在器件200的顶部主表面202上，使得载体212的顶表面暴露。载体212还可以包括一个或多个金属突片218，其从载体212的每一侧延伸以穿过模塑材料216突出，从而暴露在CSP半导体器件200的相对侧。突片218是CSP半导体器件200的分割(singulation)处理的产物，这将在下面更详细地讨论。图2b中示出了CSP半导体器件200的侧示图，其示出了在器件200的侧面上突出穿过模塑材料216的突片218。本文档来自技高网...

【技术保护点】
1.一种芯片级封装半导体器件，包括：半导体晶片，其具有第一主表面和相对的第二主表面，所述半导体晶片包括布置在所述第二主表面上的至少两个端子；载体，其包括第一主表面和相对的第二主表面，其中所述半导体晶片的第一主表面被安装在所述载体的相对的第二主表面上；以及模塑材料，其部分地封装所述半导体晶片和所述载体，其中所述载体的第一主表面延伸并穿过模塑材料而暴露，并且所述至少两个端子在所述器件的第二侧面上穿过模塑材料而暴露。

【技术特征摘要】
1.一种芯片级封装半导体器件，包括：半导体晶片，其具有第一主表面和相对的第二主表面，所述半导体晶片包括布置在所述第二主表面上的至少两个端子；载体，其包括第一主表面和相对的第二主表面，其中所述半导体晶片的第一主表面被安装在所述载体的相对的第二主表面上；以及模塑材料，其部分地封装所述半导体晶片和所述载体，其中所述载体的第一主表面延伸并穿过模塑材料而暴露，并且所述至少两个端子在所述器件的第二侧面上穿过模塑材料而暴露。2.根据权利要求1所述的芯片级封装半导体器件，其中所述载体在所述器件的相对侧壁上延伸并穿过所述模塑材料而暴露。3.根据权利要求1所述的芯片级封装半导体器件，其中所述载体的第一主表面与所述器件的顶部主表面上的模塑材料共面。4.根据前述权利要求中任一项所述的芯片级封装半导体器件，其中所述载体的相对的第二主表面被布置为所述载体中的凹陷。5.根据权利要求4所述的芯片级封装半导体器件，其中所述凹陷被布置为可安装地接收所述半导体晶片。6.根据权利要求4所述的芯片级封装半导体器件，其中所述凹陷被布...

【专利技术属性】
技术研发人员：骆俊杰，邓添禧，
申请(专利权)人：安世有限公司，
类型：发明
国别省市：荷兰,NL