半导体结构及存储器结构制造技术

本实用新型专利技术提供一种半导体结构及存储器结构，包括：半导体基底；垫层结构，位于半导体基底的表面；浅沟槽隔离结构，位于半导体基底及所述垫层结构内；硬掩膜层，位于垫层结构的表面；底部抗反射涂层，位于硬掩膜层的表面；填充层，位于底部抗反射涂层内，填充层定义出需要形成的位线接触的位置及形状；侧墙结构，位于底部抗反射涂层内，且位于填充层的外侧，侧墙结构定义出需要形成的埋入式栅极字线的位置及形状；于相同的刻蚀条件下，填充层的去除速率小于底部抗反射层的去除速率及侧墙结构的去除速率。本实用新型专利技术不需要光刻工艺来定义位线接触孔，可以避免光刻曝光偏移，确保位线接触的精确对准。

【技术实现步骤摘要】
半导体结构及存储器结构
本技术属于集成电路制造
，特别是涉及一种半导体结构及存储器结构。
技术介绍
随着工艺的发展，半导体器件的集成度越来越高，半导体器件的尺寸也越来越小，制程工艺越来越复杂，成本也越来越高。同时，在半导体器件的制备过程中，若特征形状与目标值有误差(即特征形状不能够精确对准)，则会对半导体器件的性能将产生明显不利的影响。譬如，在现有的存储器结构的制备工艺中，整个工艺流程步骤较多，成本较高，且在形成位线接触孔时，现有的光刻曝光工艺很难实现精确对准，从而使得制备得到的存储器结构的可靠性及稳定性较低。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种半导体结构及存储器结构，用于解决现有技术中存储器结构的制备工艺流程步骤较多、成本较高、位线接触孔难以实现精确对准，使得得到的存储器结构的可靠性及稳定性较差等问题。为实现上述目的及其他相关目的，本技术提供一种半导体结构，所述半导体结构包括：半导体基底；垫层结构，位于所述半导体基底的表面；浅沟槽隔离结构，位于所述半导体基底及所述垫层结构内，以于所述半导体基底内隔离出若干个间隔排布的有源区；硬掩膜层，位于所述垫层结构的本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：半导体基底；垫层结构，位于所述半导体基底的表面；浅沟槽隔离结构，位于所述半导体基底及所述垫层结构内，以于所述半导体基底内隔离出若干个间隔排布的有源区；硬掩膜层，位于所述垫层结构的表面；底部抗反射涂层，位于所述硬掩膜层的表面；填充层，位于所述底部抗反射涂层内，所述填充层定义出需要形成的位线接触的位置及形状；及侧墙结构，位于所述底部抗反射涂层内，且位于所述填充层的外侧，所述侧墙结构定义出需要形成的埋入式栅极字线的位置及形状；其中，于相同的刻蚀条件下，所述填充层的去除速率小于所述底部抗反射层的去除速率及所述侧墙结构的去除速率。

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：半导体基底；垫层结构，位于所述半导体基底的表面；浅沟槽隔离结构，位于所述半导体基底及所述垫层结构内，以于所述半导体基底内隔离出若干个间隔排布的有源区；硬掩膜层，位于所述垫层结构的表面；底部抗反射涂层，位于所述硬掩膜层的表面；填充层，位于所述底部抗反射涂层内，所述填充层定义出需要形成的位线接触的位置及形状；及侧墙结构，位于所述底部抗反射涂层内，且位于所述填充层的外侧，所述侧墙结构定义出需要形成的埋入式栅极字线的位置及形状；其中，于相同的刻蚀条件下，所述填充层的去除速率小于所述底部抗反射层的去除速率及所述侧墙结构的去除速率。2.根据权利要求1所述的半导体结构，其特征在于，所述有源区内还形成有深阱区域。3.根据权利要求1所述的半导体结构，其特征在于，所述垫层结构包括：垫氧化层，位于所述半导体基底的表面；垫氮化层，位于所述垫氧化层的表面。4.根据权利要求1所述的半导体结构，其特征在于，所述硬掩膜层包括：第一硬掩膜层，位于所述垫层结构的表面；及第二硬掩膜层，位于所述第一硬掩膜层的表面。5.一种存储器结构，其特征在于，包括：半导体基底，所述半导体基...

【专利技术属性】
技术研发人员：巩金峰，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34