一种三维存储器及其制作方法技术

本发明专利技术提供一种三维存储器的制作方法，包括以下步骤：提供半导体结构，所述半导体结构包括堆叠结构，所述堆叠结构包括交替堆叠的伪栅极层和介质层；在所述伪栅极层和所述介质层中形成穿通所述伪栅极层和所述介质层的多个沟道孔；在所述沟道孔的表面上直接覆盖阻挡层材料以形成阻挡层，以及在所述阻挡层上覆盖电荷存储层，所述阻挡层材料为氧化物；去除所述伪栅极层而在所述介质层之间形成间隙；以及在所述间隙中形成栅极层。

【技术实现步骤摘要】
一种三维存储器及其制作方法
本专利技术主要涉及半导体制造领域，尤其涉及一种三维存储器及其制作方法。
技术介绍
为了克服二维存储器件的限制，业界已经研发了具有三维(3D)结构的存储器件，通过将存储器单元三维地布置在衬底之上来提高集成密度。在例如3DNAND闪存的三维存储器件中，存储阵列可包括核心(core)区和阶梯区。阶梯区用来供存储阵列各层中的栅极层引出接触部。这些栅极层作为存储阵列的字线，执行编程、擦写、读取等操作。在3DNAND闪存的制作过程中，在核心区的堆叠结构上刻蚀形成沟道孔，然后填充沟道孔。在填充沟道孔的过程中，首先需要形成阻挡层。通常采用现场蒸汽生成法(InSituSteamGenerated，ISSG)氧化沉积的虚拟阻挡层(例如氮化硅材料)以形成阻挡层。ISSG工艺一般对虚拟阻挡层进行过氧化以使氧化过程充分，然而虚拟阻挡层下方的虚拟栅极层也会被氧化，导致沟道孔的关键尺寸(CriticalDimension，CD)增加。沟道孔关键尺寸的增加将会使得沟道孔之间的虚拟栅极层的宽度变窄，导致后续工艺中替代虚拟栅极层的栅极层的尺寸相应减小，不仅会增加的工艺难度而且会影响三维存储器本文档来自技高网...

【技术保护点】
1.一种三维存储器的制作方法，包括以下步骤：提供半导体结构，所述半导体结构包括堆叠结构，所述堆叠结构包括交替堆叠的伪栅极层和介质层；在所述伪栅极层和所述介质层中形成穿通所述伪栅极层和所述介质层的多个沟道孔；在所述沟道孔的表面上直接覆盖阻挡层材料以形成阻挡层，以及在所述阻挡层上覆盖电荷存储层，所述阻挡层材料为氧化物；去除所述伪栅极层而在所述介质层之间形成间隙；以及在所述间隙中形成栅极层。

【技术特征摘要】
1.一种三维存储器的制作方法，包括以下步骤：提供半导体结构，所述半导体结构包括堆叠结构，所述堆叠结构包括交替堆叠的伪栅极层和介质层；在所述伪栅极层和所述介质层中形成穿通所述伪栅极层和所述介质层的多个沟道孔；在所述沟道孔的表面上直接覆盖阻挡层材料以形成阻挡层，以及在所述阻挡层上覆盖电荷存储层，所述阻挡层材料为氧化物；去除所述伪栅极层而在所述介质层之间形成间隙；以及在所述间隙中形成栅极层。2.如权利要求1所述的三维存储器的制作方法，其特征在于，在所述沟道孔的表面上直接覆盖阻挡层材料以形成阻挡层的方法为原子层沉积法。3.如权利要求2所述的三维存储器的制作方法，其特征在于，所述原子层沉积法的反应周期数为1-2。4.如权利要求1或3所述的三维存储器的制作方法，其特征在于，所述阻挡层的厚度为1-2nm。5.如权利要求1所述的三维存储器的制作方法，其特征在于，在所述阻挡层上覆盖电荷存储层的方法为原子层沉积法。6.如权利要求5所述的三维存储器的制作方法，其特征在于，所述原子层沉积法的反应周期数为10-11。7.如权利要求1或...

【专利技术属性】
技术研发人员：苏睿，夏志良，华文宇，刘藩东，蒲月强，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42