The invention discloses fin notches and fin trimming isolation for advanced integrated circuit structure manufacturing. The embodiments of the present disclosure belong to the following fields: advanced integrated circuit structure manufacturing, and specifically manufacturing and resulting structures for 10 nano-nodes and smaller integrated circuit structures. In an example, an integrated circuit structure includes fins. The first isolation structure separates the first end of the first part of the fin from the first end of the second part of the fin, and the first end of the first part of the fin has a depth. The grid structure is above the top of the first part of the fin and is laterally adjacent to the side wall of an area of the first part of the fin. The second isolation structure is above the second end of the first part of the fin, and the second end of the first part of the fin has a depth different from that of the first end of the first part of the fin.
【技术实现步骤摘要】
用于先进的集成电路结构制造的鳍切口和鳍修整隔离相关申请的交叉引用本申请主张提交于2017年11月30日的题为“ADVANCEDINTEGRATEDCIRCUITSTRUCTUREFABRICATION(先进集成电路结构制造)”的美国临时申请号62/593,149的权益,藉此将其整个内容通过引用并入到本文中。
本公开的实施例属于先进的集成电路结构制造的领域,并且尤其是10纳米节点以及更小的集成电路结构制造和所得到的结构的领域。
技术介绍
在过去的几十年中,集成电路中的特征的缩放一直是不断发展的半导体行业的驱动力。缩放至越来越小的特征使得能够在半导体芯片的有限基板面上实现增大的功能单元密度。例如,收缩的晶体管大小允许在芯片上并入增大数量的存储器或逻辑器件,从而导致制造具有增大容量的产品。然而,对于不断变大的容量的驱使并不是没有问题的。优化每个器件的性能的必要性变得愈加显著。在常规且当前已知的制造过程中的可变性可能会限制将它们进一步延伸到10纳米节点或亚10纳米节点的范围中的可能性。因此,对于未来技术节点而言所需的功能组件的制造可能要求在当前的制造过程中引入新方法或整合新技术,或者用它们来替代当前的制造过程。附图说明图1A例示了形成于层间电介质(ILD)层上的硬掩模材料层的在沉积之后、但是在图案化之前的起始结构的横截面视图。图1B例示了通过节距二等分来图案化该硬掩模层之后的图1A的结构的横截面视图。图2A是根据本公开的实施例的用于制造半导体鳍的节距四等分法的示意图。图2B例示了根据本公开的实施例的使用节距四等分法制造的半导体鳍的横截面视图。图3A是根据本公开的实 ...
【技术保护点】
1.一种集成电路结构,包括:包含硅的鳍,所述鳍具有顶部和侧壁,其中所述顶部具有沿着第一方向的最长尺寸;沿着第一方向将所述鳍的第一部分的第一末端与所述鳍的第二部分的第一末端隔开的第一隔离结构,第一隔离结构具有沿着第一方向的宽度,所述鳍的第一部分的第一末端具有表面粗糙度;包括在所述鳍的第一部分的顶部之上并且与所述鳍的第一部分的一区域的侧壁侧向相邻的栅电极的栅极结构,其中所述栅极结构具有沿着第一方向的宽度,并且其中通过沿着第一方向的节距将所述栅极结构的中心与第一隔离结构的中心间隔开;以及在所述鳍的第一部分的第二末端之上的第二隔离结构,第二末端与第一末端相对,第二隔离结构具有沿着第一方向的所述宽度,并且所述鳍的第一部分的第二末端具有小于所述鳍的第一部分的第一末端的表面粗糙度的表面粗糙度,其中通过沿着第一方向的所述节距将第二隔离结构的中心与所述栅极结构的中心间隔开。
【技术特征摘要】
2017.11.30 US 62/593149;2017.12.29 US 15/8593271.一种集成电路结构,包括:包含硅的鳍,所述鳍具有顶部和侧壁,其中所述顶部具有沿着第一方向的最长尺寸;沿着第一方向将所述鳍的第一部分的第一末端与所述鳍的第二部分的第一末端隔开的第一隔离结构,第一隔离结构具有沿着第一方向的宽度,所述鳍的第一部分的第一末端具有表面粗糙度;包括在所述鳍的第一部分的顶部之上并且与所述鳍的第一部分的一区域的侧壁侧向相邻的栅电极的栅极结构,其中所述栅极结构具有沿着第一方向的宽度,并且其中通过沿着第一方向的节距将所述栅极结构的中心与第一隔离结构的中心间隔开;以及在所述鳍的第一部分的第二末端之上的第二隔离结构,第二末端与第一末端相对,第二隔离结构具有沿着第一方向的所述宽度,并且所述鳍的第一部分的第二末端具有小于所述鳍的第一部分的第一末端的表面粗糙度的表面粗糙度,其中通过沿着第一方向的所述节距将第二隔离结构的中心与所述栅极结构的中心间隔开。2.根据权利要求1所述的集成电路结构,其中,所述鳍的第一部分的第一末端具有圆齿状形貌。3.根据权利要求1所述的集成电路结构,进一步包括:在所述栅极结构与第一隔离结构之间在所述鳍的第一部分上的第一外延半导体区域;以及在所述栅极结构与第二隔离结构之间在所述鳍的第一部分上的第二外延半导体区域。4.根据权利要求3所述的集成电路结构,其中,第一和第二外延半导体区域具有沿着与第一方向正交的第二方向的宽度,沿着第二方向的所述宽度比在所述栅极结构下方的所述鳍的第一部分的沿着第二方向的宽度更宽。5.根据权利要求1所述的集成电路结构,所述栅极结构进一步包括在所述栅电极与所述鳍的第一部分之间并且沿着所述栅电极的侧壁的高k电介质层。6.一种集成电路结构,包括:包含硅的鳍,所述鳍具有顶部和侧壁,其中所述顶部具有沿着一方向的最长尺寸;沿着所述方向将所述鳍的第一部分的第一末端与所述鳍的第二部分的第一末端隔开的第一隔离结构,所述鳍的第一部分的第一末端具有一深度;包括在所述鳍的第一部分的顶部之上并且与所述鳍的第一部分的一区域的侧壁侧向相邻的栅电极的栅极结构;以及在所述鳍的第一部分的第二末端之上的第二隔离结构,第二末端与第一末端相对,所述鳍的第一部分的第二末端具有与所述鳍的第一部分的第一末端的深度不同的深度。7.根据权利要求6所述的集成电路结构,其中,所述鳍的第一部分的第二末端的深度小于所述鳍的第一部分的第一末端的深度。8.根据权利要求6所述的集成电路结构,其中,所述鳍的第一部分的...
【专利技术属性】
技术研发人员:T加尼,B何,CW沃德,ML哈滕多夫,CP奥思,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。