用于先进的集成电路结构制造的栅极线插塞结构制造技术

本公开的实施例属于先进的集成电路结构制造的领域，并且具体为10纳米节点以及更小的集成电路结构制造和所得到的结构。在示例中，一种集成电路结构包括具有沿着第一方向的最长尺寸的第一硅鳍片。具有最长尺寸的第二硅鳍片沿着第一方向。绝缘体材料处于第一硅鳍片与第二硅鳍片之间。栅极线沿着第二方向在第一硅鳍片之上并且在第二硅鳍片之上，第二方向与第一方向正交，栅极线具有第一侧和第二侧，其中栅极线在绝缘体材料之上具有中断，该中断被电介质插塞填充。

Gate-line plug structure for advanced integrated circuit fabrication

The embodiments of the present disclosure belong to the field of advanced integrated circuit structure manufacturing, and are specifically fabricated and obtained structures for 10 nano-nodes and smaller integrated circuit structures. In an example, an integrated circuit structure includes a first silicon fin having the longest size along the first direction. The second silicon fin with the longest size follows the first direction. The insulator material is between the first silicon fin and the second silicon fin. The grid line is on the first silicon fin in the second direction and above the second silicon fin. The second direction is orthogonal to the first direction. The grid line has the first side and the second side, where the grid line has an interruption on the insulator material, and the interruption is filled by dielectric plug.

【技术实现步骤摘要】
用于先进的集成电路结构制造的栅极线插塞结构相关申请的交叉引用本申请主张提交于2017年11月30日的题为“ADVANCEDINTEGRATEDCIRCUITSTRUCTUREFABRICATION（先进集成电路结构制造）”的美国临时申请号62/593,149的权益，藉此将其整个内容通过引用并入到本文中。
本公开的实施例属于先进的集成电路结构制造的领域，并且尤其是10纳米节点以及更小的集成电路结构制造和所得到的结构的领域。
技术介绍
在过去的几十年中，集成电路中的特征的缩放一直是不断发展的半导体行业的驱动力。缩放至越来越小的特征使得能够在半导体芯片的有限基板面上实现增大的功能单元密度。例如，收缩的晶体管大小允许在芯片上并入增大数量的存储器或逻辑器件，从而导致制造具有增大容量的产品。然而，对于不断变大的容量的驱使并不是没有问题的。优化每个器件的性能的必要性变得愈加显著。在常规且当前已知的制造过程中的可变性可能会限制将它们进一步延伸到10纳米节点或亚10纳米节点的范围中的可能性。因此，对于未来技术节点而言所需的功能组件的制造可能要求在当前的制造过程中引入新方法或集成新技术，或者用它们来替代本文档来自技高网...

【技术保护点】
1.一种集成电路结构，包括：第一硅鳍片，其具有沿着第一方向的最长尺寸；第二硅鳍片，其具有沿着第一方向的最长尺寸；绝缘体材料，其处于第一硅鳍片与第二硅鳍片之间；栅极线，其沿着第二方向在第一硅鳍片之上并且在第二硅鳍片之上，第二方向与第一方向正交，所述栅极线具有第一侧和第二侧，其中所述栅极线在所述绝缘体材料之上具有中断，所述中断被电介质插塞填充；沟槽接触部，其在所述栅极线的第一侧处沿着第二方向在第一硅鳍片之上并且在第二硅鳍片之上，所述沟槽接触部在与所述电介质插塞侧向相邻的位置处在所述绝缘体材料之上连续；以及电介质间隔部，其侧向在所述沟槽接触部与所述栅极线的第一侧之间，所述电介质间隔部沿着所述电介质插...

【技术特征摘要】
2017.11.30 US 62/593149;2017.12.30 US 15/8593531.一种集成电路结构，包括：第一硅鳍片，其具有沿着第一方向的最长尺寸；第二硅鳍片，其具有沿着第一方向的最长尺寸；绝缘体材料，其处于第一硅鳍片与第二硅鳍片之间；栅极线，其沿着第二方向在第一硅鳍片之上并且在第二硅鳍片之上，第二方向与第一方向正交，所述栅极线具有第一侧和第二侧，其中所述栅极线在所述绝缘体材料之上具有中断，所述中断被电介质插塞填充；沟槽接触部，其在所述栅极线的第一侧处沿着第二方向在第一硅鳍片之上并且在第二硅鳍片之上，所述沟槽接触部在与所述电介质插塞侧向相邻的位置处在所述绝缘体材料之上连续；以及电介质间隔部，其侧向在所述沟槽接触部与所述栅极线的第一侧之间，所述电介质间隔部沿着所述电介质插塞和所述栅极线的第一侧是连续的，并且所述电介质间隔部具有与所述电介质插塞侧向相邻的宽度，所述宽度比与所述栅极线的第一侧侧向相邻的宽度更薄。2.根据权利要求1所述的集成电路结构，进一步包括：第二沟槽接触部，其在所述栅极线的第二侧处沿着第二方向在第一硅鳍片之上并且在第二硅鳍片之上，第二沟槽接触部在与所述电介质插塞侧向相邻的位置处在所述绝缘体材料之上连续。3.根据权利要求2所述的集成电路结构，进一步包括：第二电介质间隔部，其侧向在第二沟槽接触部与所述栅极线的第二侧之间，第二电介质间隔部沿着所述电介质插塞和所述栅极线的第二侧是连续的，并且第二电介质间隔部具有与所述电介质插塞侧向相邻的宽度，所述宽度比与所述栅极线的第二侧侧向相邻的宽度更薄。4.根据权利要求1所述的集成电路结构，其中，所述栅极线包括高k栅极电介质层、栅电极和电介质盖层。5.根据权利要求1所述的集成电路结构，其中，所述电介质插塞包括与所述电介质间隔部相同的材料，但是与所述电介质间隔部分立。6.一种集成电路结构，包括：第一硅鳍片，其具有沿着第一方向的最长尺寸；第二硅鳍片，其具有沿着第一方向的最长尺寸；绝缘体材料，其处于第一硅鳍片与第二硅鳍片之间；栅极线，其沿着第二方向在第一硅鳍片之上并且在第二硅鳍片之上，第二方向与第一方向正交，所述栅极线具有第一侧和第二侧，其中所述栅极线在所述绝缘体材料之上具有中断，所述中断被电介质插塞填充；沟槽接触部，其在所述栅极线的第一侧处沿着第二方向在第一硅鳍片之上并且在第二硅鳍片之上，所述沟槽接触部在与所述电介质插塞侧向相邻的位置处在所述绝缘体材料之上连续；以及电介质间隔部，其侧向在所述沟槽接触部与所述栅极线的第一侧之间，所述电介质间隔部沿着所述栅极线的第一侧但是不沿着所述电介质插塞，其中所述沟槽接触部具有与所述电介质插塞侧向相邻的宽度，所述宽度比与所述电介质间隔部侧向相邻的宽度更薄。7.根据权利要求6所述的集成电路结构，进一步包括：第二沟槽接触部，其在所述栅极线的第二侧处沿着第二方向在第一硅鳍片之上并且在第二硅鳍片之上，第二沟槽接触部在与所述电介质插塞侧向相邻的位置处在所述绝缘体材料之上连续。8.根据权利要求7所述的集成电路结构，进一步包括：第二电介质间隔部，其侧向在第二沟槽接触部与所述栅极线的第二侧之间，第二电介质间隔部沿着所述栅极线的第二侧但是不沿着所述电...

【专利技术属性】
技术研发人员：B何，ML哈滕多夫，CP奥思，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US