半导体结构及其形成方法技术

一种半导体结构及其形成方法，包括：提供衬底，所述衬底包括核心区和高压区，所述核心区和所述高压区上具有垫氧化层；去除所述垫氧化层；去除所述垫氧化层之后，形成至少位于所述高压区上的第一介质层；在所述第一介质层上形成硬掩膜层；以所述硬掩膜层为掩膜，在所述核心区和所述高压区内形成隔离结构。在所述隔离结构形成之前去除所述垫氧化层，能够有效减少后续所述隔离结构形成之后，湿法刻蚀工艺的使用次数，有利于降低桥接、短路问题出现的几率，降低后续所形成栅极结构内出现缺陷的几率，有利于所形成半导体结构性能的改善。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。
技术介绍
目前的半导体产业中，集成电路主要可以分为三大类型：模拟电路、数字电路和数/模混合电路。其中存储器件是数字电路中一个重要的类型。而存储器件中，近年以来，快闪存储器(FlashMemory，简称闪存器件)受到各方关注，发展尤为迅速。闪存器件的主要特点是在不加电的情况下，能够长期保持存储信息；而且具有集成度高、存储速度快、易于擦除重写等优势。因此闪存器件在个人计算机、自动化控制等多个领域得到了广泛的应用。随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得快闪存储器内浮栅(FloatingGate，FG)的尺寸越来越小。浮栅尺寸的缩小，使通过直接光刻和刻蚀工艺形成浮栅的难度越来越大，因此为了满足尺寸的缩小，并且保证浮栅与有源区实现有效的电连接，现有技术在浮栅的形成过程中引入了自对准多晶硅工艺(SelfAlignPoly，SAP)。在单元尺寸(cellsize)减小的情本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括核心区和高压区，所述核心区和所述高压区上具有垫氧化层；去除所述垫氧化层；去除所述垫氧化层之后，形成至少位于所述高压区上的第一介质层；在所述第一介质层上形成硬掩膜层；以所述硬掩膜层为掩膜，在所述核心区和所述高压区内形成隔离结构。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括核心区和高压区，所述核心区和所述高压区上具有垫氧化层；去除所述垫氧化层；去除所述垫氧化层之后，形成至少位于所述高压区上的第一介质层；在所述第一介质层上形成硬掩膜层；以所述硬掩膜层为掩膜，在所述核心区和所述高压区内形成隔离结构。2.如权利要求1所述的形成方法，其特征在于，提供衬底之后，去除所述垫氧化层之前，还包括：对所述衬底进行至少一次离子注入处理。3.如权利要求2所述的形成方法，其特征在于，对所述衬底进行至少一次离子注入处理的步骤包括：第一离子注入处理、第二离子注入处理和第三离子注入处理中的一种或者多种离子注入处理；其中，对所述高压区进行所述第一离子注入处理，以在所述高压区内形成高压阱区；对所述核心区进行所述第二离子注入处理，以在所述核心区内形成核心阱区；对所述核心区或者所述高压区进行所述第三离子注入处理，以形成阈值电压调制区。4.如权利要求1所述的形成方法，其特征在于，所述第一介质层还位于所述核心区上；形成隔离结构之后，所述形成方法还包括：去除所述硬掩膜层，露出所述第一介质层；去除所述核心区上的第一介质层，露出所述核心区的衬底；在所述核心区上形成第二介质层；形成位于所述第一介质层上的第一栅极结构和位于所述第二介质层上的第二栅极结构。5.如权利要求1所述的形成方法，其特征在于，所述第一介质层位于所述高压区和所述核心区上；所述形成方法还包括：形成所述第一介质层之后，形成硬掩膜层之前，去除所述核心区上的第一介质层；在所述核心区上形成第二介质层；在所述第一介质层和所述第二介质层上形成所述硬掩膜层；在所述衬底、所述第一介质层、所述第二介质层和所述硬掩膜层内形成所述隔离结构；形成所述隔离结构之后，去除所述硬掩膜层；形成位于所述第一介质层上的第一栅极结构和位于所述第二介质层上的第二栅极结构。6.如权利要求1、4或5所述的形成方法，其特征在于，所述硬掩膜层为叠层结构，所述硬掩膜层包括...

【专利技术属性】
技术研发人员：陈勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31