半导体装置内的源极/漏极结构的制造方法制造方法及图纸

一种半导体装置内的源极/漏极结构的制造方法，该制造方法包含：形成一界面磊晶层在一第一半导体层上，其中该第一半导体层是设置在一基材上；形成一第二半导体层在该界面磊晶层上；以及形成一导电层在该第二半导体层上。

Manufacturing Method of Source/Drain Structure in Semiconductor Device

A manufacturing method of source/drain structure in a semiconductor device includes: forming an interface epitaxial layer on a first semiconductor layer, wherein the first semiconductor layer is arranged on a substrate; forming a second semiconductor layer on the interface epitaxial layer; and forming a conductive layer on the second semiconductor layer.

【技术实现步骤摘要】
半导体装置内的源极/漏极结构的制造方法
本揭露是关于一种晶体管及其制造方法，特别是关于一种异质结构或一种半导体堆叠结构及具有硅-锗界面的晶体管装置及其制造方法。
技术介绍
锗具有比硅更高四倍的电荷载子迁移率。因此，锗是使用于具有较小电压的电子装置，此电压是施加来沿着电路驱动电荷载子，换言之，较小的能耗。硅结构上覆锗是广泛用于半导体装置。
技术实现思路
本揭露的一态样揭露一种半导体装置内的源极/漏极结构的制造方法。方法包含形成界面磊晶层在设置于基材上的锗层之上、形成半导体层在界面磊晶层上、以及形成导电层在半导体层上的操作。附图说明根据以下详细说明并配合附图阅读，使本揭露的态样获致较佳的理解。需注意的是，如同业界的标准作法，许多特征并不是按照比例绘示。事实上，为了进行清楚讨论，许多特征的尺寸可以经过任意缩放。图1是绘示根据本揭露一实施例的用于半导体装置的异质结构；图2、图3、图4及图5是绘示形成图1的异质结构的操作；图6是绘示根据本揭露的另一实施例的用于半导体装置的异质结构；图7是绘示根据本揭露的其他实施例的用于半导体装置的异质结构；图8、图9、图10、图11、图12及图13是绘示形成图7的异质结构的操作；图14是绘示根据本揭露的一实施例的用于半导体装置的平面晶体管装置；图15、图16、图17、图18、图19、图20及图21是绘示形成图14的平面晶体管装置的操作；图22(a)是绘示根据本揭露一实施例的用于半导体装置的鳍式场效晶体管装置的鳍片结构的剖面视图，且此视图是沿着鳍式场效晶体管装置的栅极堆叠剖面所获得；图22(b)是绘示沿着鳍式场效晶体管装置的源极/漏极区域部面所获得的鳍式场效晶体管装置的剖面视图；图23、图24、图25、图26、图27、图28、图29、图30及图31是绘示形成图22(a)及图22(b)的鳍片结构的操作；图32(a)是绘示根据本揭露一实施例的用以测量接触电阻的线状传输线模型(lineartransmissionlinemodel，linearTLM)的测试结构，且图32(b)是绘示测量接触电阻的配置；图33(a)是绘示根据本揭露一实施例的用以测量接触电阻的环状传输线模型(circulartransmissionlinemodel，circularTLM)的测试结构，且图33(b)是绘示测量接触电阻的配置；图34是绘示根据本揭露一实施例的硅及锗的界面的能量示意图；图35(a)及图35(b)是绘示根据本揭露实施例的指示温度对锗及硅-锗的界面的影响；图36是绘示根据本揭露一实施例介于硅掺杂硅(Si：P)及锗层之间的界面。具体实施方式以下揭露提供许多不同实施例或例示，以实施专利技术的不同特征。以下叙述的成份和排列方式的特定例示是为了简化本揭露。这些当然仅是做为例示，其目的不在构成限制。举例而言，元件的尺寸不限于所揭露的范围或数值，而是取决于制程条件及/或所要的装置特性。再者，第一特征形成在第二特征之上或上方的描述包含第一特征和第二特征有直接接触的实施例，也包含有其他特征形成在第一特征和第二特征之间，以致第一特征和第二特征没有直接接触的实施例。许多特征的尺寸可以不同比例绘示，以使其简化且清晰。再者，空间相对性用语，例如“下方(beneath)”、“在…之下(below)”、“低于(lower)”、“在…之上(above)”、“高于(upper)”等，是为了易于描述附图中所绘示的元素或特征和其他元素或特征的关系。空间相对性用语除了附图中所描绘的方向外，还包含元件在使用或操作时的不同方向。装置可以其他方式定向(旋转90度或在其他方向)，而本文所用的空间相对性描述也可以如此解读。除此之外，用语“由…制成(madeof)”的意义可为“包含(comprising)”或“由…组成(consistingof)”。在本揭露中，用语“A、B及C其中的一者”表示“A、B及/或C”(A、B、C、A及B、B及C、或A、B及C)，而不表示来自A的一种元素、来自B的一种元素及来自C的一种元素，除非另外进行说明。对于锗上覆硅结构，成长的错位密度一般为109至1010cm-2，其使锗上覆硅结构不利于实际应用。在成长硅层之后，退火制程可用于磊晶反应器中，以减少错位。随着技术进步至纳米世代，在半导体制造操作中的热积存(thermalbudget)变得愈来愈小，在硅层成长之后，可避免进行退火制程。因此，需要具有锗及硅的界面的高效率异质结构或晶体管装置。在本揭露中，揭露在硅及锗之间具有较佳界面性质的半导体装置的制造方法。图1是绘示根据本揭露一实施例的异质结构或堆叠半导体结构。在一些实施例中，异质结构为场效晶体管(fieldeffecttransistor，FET)的源极/漏极结构。在图1中，异质结构是设置在基材100上。在一些实施例中，基材100包含在至少其界面部分上的单晶半导体层。基材100可包含单晶半导体材料，例如但不限于Si、Ge、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb及InP。在特定实施例中，基材100是由晶体硅所组成。异质结构包含第一半导体层110、第一界面磊晶层120、第二界面磊晶层130、第二半导体层140及导电金属接触层150。第一半导体层110包含锗层。在一些实施例中，锗层是以n型掺质(例如磷)掺杂，以增加电荷载子的数量，及增加第一半导体层110及导电金属接触层150的耦合。第一半导体层110可为磷掺杂锗层。在一些实施例中，一或多个缓冲层是设置在硅基材100及锗第一半导体层110之间，以缓解锗及硅之间的晶格不匹配(latticemismatch)。在一些实施例中，第二半导体层140包含硅层。同样地，第二半导体层140是以n型掺质掺杂，以增加电荷载子浓度，且在一些实施例中，n型掺质包含磷。如此一来，第二半导体层140可为硅掺杂硅层。磷掺杂硅层可减少导电金属接触层150及第二半导体层140之间的界面的接触电阻。第一界面磊晶层120及第二界面磊晶层130是设置在第一半导体层110上。第二半导体层140是设置在界面磊晶层120及130上。在一些实施例中，第一界面磊晶层120包含第一半导体层110及第二半导体层140的元素。在一些实施例中，第一界面磊晶层120为SiGe层，设置在磷掺杂锗层的第一半导体层110上，且设置在磷掺杂硅层的第二半导体层140之下。在一些实施例中，第二界面磊晶层130包含第一半导体层110及第二半导体层140的元素。在一些实施例中，第二界面磊晶层130为SiGe层，设置在第一界面磊晶层120上，且设置在磷掺杂硅层的第二半导体层140之下。在一些实施例中，第一界面磊晶层120为SiGe层，且第二界面磊晶层130为SiGe层。在一些实施例中，第一界面磊晶层120的SiGe层的组成是不同于第二界面磊晶层130的SiGe层的组成。在特定实施例中，第一界面磊晶层120为SixGe1-x层，而第二界面磊晶层130为SiyGe1-y层，其中x不等于y。在一些实施例中，第一界面磊晶层120为SixGe1-x层，而第二界面磊晶层130为SiyGe1-y层，其中x小于y。在一些实施例中，0.1≦x≦0.5，且0.4≦y≦0.8，其中x<y。在特定实本文档来自技高网...

【技术保护点】
1.一种半导体装置内的源极/漏极结构的制造方法，其特征在于，该制造方法包含：形成一界面磊晶层在一第一半导体层上，其中该第一半导体层是设置在一基材上；形成一第二半导体层在该界面磊晶层上；以及形成一导电层在该第二半导体层上。

【技术特征摘要】
2017.11.13 US 62/585,232;2018.02.28 US 15/908,1351.一种半导...

【专利技术属性】
技术研发人员：马汀·克里斯多福·荷兰，布莱戴恩·杜瑞兹，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71