高压器件与半导体器件制造技术

本申请公开了一种高压器件与半导体器件，该高压器件半导体衬底；氧化层；栅极，位于氧化层上；以及源区与漏区，位于半导体衬底中，并分别位于栅极两侧，其中，漏区的掺杂深度由漏区的中心向边缘递减。通过掺杂深度由中心向边缘递减的漏区，减小了漏区边缘的电场，从而提高了器件的耐高电压性能。

【技术实现步骤摘要】
高压器件与半导体器件
本技术涉及半导体
，更具体地，涉及一种高压器件与半导体器件。
技术介绍
存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。现有的3D存储器件主要用作非易失性的闪存。两种主要的非易失性闪存技术分别采用NAND和NOR结构。与NOR存储器件相比，NAND存储器件中的读取速度稍慢，但写入速度快，擦除操作简单，并且可以实现更小的存储单元，从而达到更高的存储密度。因此，采用NAND结构的3D存储器件获得了广泛的应用。外围电路作为3D存储器件的核心部件之一，其主要用于逻辑运算以及通过金属连线控制和检测三维存储单元中各存储子单元的开关状态实现数据的存储和读取。而随着3D存储单元堆叠层数的增加，对外围电路的耐高电压要求越来越高。鉴于上述问题，目前迫切需要提供一种耐高电压性能好的半导体器件。
技术实现思路
鉴于上述问题，本技术的目的在本文档来自技高网...

【技术保护点】
1.一种高压器件，其特征在于，包括：半导体衬底；氧化层；栅极，位于所述氧化层上；以及源区与漏区，位于所述半导体衬底中，并分别位于所述栅极两侧，其中，所述漏区的掺杂深度由所述漏区的中心向边缘递减。

【技术特征摘要】
1.一种高压器件，其特征在于，包括：半导体衬底；氧化层；栅极，位于所述氧化层上；以及源区与漏区，位于所述半导体衬底中，并分别位于所述栅极两侧，其中，所述漏区的掺杂深度由所述漏区的中心向边缘递减。2.根据权利要求1所述的高压器件，其特征在于，还包括第一开口，位于所述氧化层中，至少部分所述漏区通过所述第一开口暴露。3.根据权利要求1所述的高压器件，其特征在于，所述源区的掺杂深度由所述源区的中心向边缘递减。4.根据权利要求2所述的高压器件，其特征在于，还包括第二开口，位于所述氧化层中，至少部分所述源区通过所述第二开口暴露。5.根据权利要求4所述的高压器件，其特征在于，还包括第一掺杂区，位于所述半导体衬底中，所述漏区位于所述第一掺杂区内，其中，所述第一掺杂区的浓度小于所述漏区的掺杂浓度。6.根据权利要求5所述的高压器件，其特征在于，所述第一掺杂区包括...

【专利技术属性】
技术研发人员：许文山，孙超，田武，
申请(专利权)人：长江存储科技有限责任公司，
类型：新型
国别省市：湖北,42