半导体器件制作方法技术

本发明专利技术提供一种半导体器件制作方法，该方法包括：提供载体晶圆，所述载体晶圆具有彼此相对的正面和背面，在所述载体晶圆的正面形成结合层，所述结合层具有与芯片正面形状相配合的凹凸面；将芯片粘结薄膜贴合在所述载体晶圆的正面和所述结合层上；将所述芯片贴合在所述芯片粘结薄膜上；其中，所述芯片的正面朝向所述载体晶圆的正面，且所述芯片的正面与所述芯片粘结薄膜紧密贴合。该半导体器件制作方法改善了面向下进行芯片粘结时由于芯片正面焊盘开孔导致接触面积有限，结合力差的问题，使芯片与芯片粘结薄膜的结合力明显提高，改善了后续进行塑封时芯片漂移的问题。

Fabrication of Semiconductor Devices

The invention provides a method for fabricating semiconductor devices, which includes: providing a carrier wafer with opposite front and back surfaces, forming a bonding layer on the front surface of the carrier wafer with concave and convex surfaces matching the front shape of the chip, attaching a chip bonding film to the front and the bonding layer of the carrier wafer; The chip is affixed to the chip bonding film, in which the front of the chip faces the front of the carrier wafer, and the front of the chip is closely affixed to the chip bonding film. The fabrication method of the semiconductor device improves the problem of limited contact area and poor bonding force caused by the opening of the front pad of the chip when bonding the chip downward, which improves the bonding force between the chip and the chip bonding film, and improves the chip drift problem during subsequent plastic packaging.

【技术实现步骤摘要】
半导体器件制作方法
本专利技术涉及半导体
，具体而言涉及一种半导体器件制作方法。
技术介绍
扇出式(Fan-out)封装是将性能完好的芯片嵌入至塑封(molding)材料或基体中，通过RDL(重新布线层)等金属连接方式实现与其他器件的连接。扇出式封装工艺有效缩小了封装的厚度和大小，能够兼容多种芯片的封装，成本更低，器件性能更高，成为现在封装工艺的热点。扇出式封装工艺过程中，极为重要的一个过程为芯片粘结工艺(即DA，Dieattach)，即将一颗一颗的芯片快速粘结至粘结膜(film)上。然而，根据产品要求有时需要以面向下(facedown)形式(即设计面贴合在粘结膜上)进行芯片粘结工艺，由此出现一个问题，如图1所示，在目前芯片100的表面上焊盘101(pad)所占面积非常大，例如达到芯片表面积的80％多，并且通常焊盘101的表面低于钝化层102的表面，也即焊芯片100表面存在露出焊盘101的开孔103，这样当将芯片100粘结在芯片粘结薄膜200时，由于开孔103的存在，焊盘101不能与芯片粘结薄膜200接触，使得芯片100与载体上的芯片粘结薄膜200接触面积小于20％，从而造成二者之间的结合力不足，这会导致在后续进行塑封(molding)工艺时发生芯片漂移，进而影响封装效果，甚至封装失败。因此有必要提出一种半导体器件制作方法，以解决上述问题。
技术实现思路
针对现有技术的不足，本专利技术提出一种半导体器件制作方法，其改善了面向下进行芯片粘结时由于芯片正面焊盘开孔导致接触面积有限，结合力差的问题，使芯片与芯片粘结薄膜的结合力明显提高，改善了后续进行塑封时芯片漂移的问题。为了克服目前存在的问题，本专利技术一方面提供一种半导体器件制作方法，包括：提供载体晶圆，所述载体晶圆具有彼此相对的正面和背面，在所述载体晶圆的正面形成结合层，所述结合层具有与芯片正面形状相配合的凹凸面；将芯片粘结薄膜贴合在所述载体晶圆的正面和所述结合层上；将所述芯片贴合在所述芯片粘结薄膜上；其中，所述芯片的正面朝向所述载体晶圆的正面，且所述芯片的正面与所述芯片粘结薄膜紧密贴合。在本专利技术一个实施例中，所述芯片的正面具有凹槽，所述结合层具有与所述凹槽对应的凸起。在本专利技术一个实施例中，所述芯片正面的所述凹槽的深度等于所述结合层的所述凸起的高度。在本专利技术一个实施例中，所述芯片包括至少两种不同类型的芯片，所述至少两种不同类型的芯片具有不同类型的凹槽，所述结合层具有分别与所述至少两种不同类型的芯片的凹槽相配合的凸起。在本专利技术一个实施例中，所在芯片具有至少两种不同类型的凹槽，所述结合层具有与所述至少两种不同类型的凹槽相配合的凸起。在本专利技术一个实施例中，所述结合层包括光阻材料层。在本专利技术一个实施例中，所述方法还包括：通过光刻对所述光阻材料层进行图形化，以使所述结合层具有与所述芯片的正面形状相配合的凹凸面。在本专利技术一个实施例中，所述光阻材料层包括聚酰亚胺层。在本专利技术一个实施例中，所述结合层包括无机材料层或金属层。在本专利技术一个实施例中，所述无机材料层包括硅层或二氧化硅层。在本专利技术一个实施例中，所述方法还包括：通过刻蚀对所述结合层进行图形化以使所述结合层具有与待封装芯片正面的图形相配合的凹凸面。在本专利技术一个实施例中，所述载体晶圆包括硅晶圆或玻璃晶圆。在本专利技术一个实施例中，所述芯片粘结薄膜包括干膜或者芯片连接薄膜。在本专利技术一个实施例中，在真空环境中将将芯片粘结薄膜贴合在所述载体晶圆的正面和所述结合层上。在本专利技术一个实施例中，所述芯片正面形成有钝化层，所述钝化层具有用于露出焊盘的开口，所述开口构成所述凹槽。在本专利技术一个实施例中，当所述芯片贴合在所述芯片粘结薄膜上时，所述焊盘与所述芯片粘结薄膜接触。在本专利技术一个实施例中，在将所述芯片贴合在所述芯片粘结薄膜上之后，所述方法还包括：形成覆盖所述芯片粘结薄膜和所述芯片的塑封层；使所述芯片与所述载体晶圆分离；在所述芯片上形成再布线层和与所述再布线层连接的凸块。根据本专利技术的半导体器件制作方法，通过在所述载体晶圆的正面形成具有与芯片正面的图形相配合的凹凸面的结合层，从而使得当芯片贴合在载体晶圆上的芯片粘结薄膜上时，芯片与所述芯片粘结薄膜之间紧密贴合，芯片的表面与芯片粘结薄膜之间充分接触，具有较高的结合力，可以避免后续进行塑封时出现芯片漂移的问题。即，根据本专利技术的半导体器件制作方法改善了面向下进行芯片粘结时由于芯片正面焊盘开孔导致接触面积有限，结合力差的问题，使芯片与芯片粘结薄膜的结合力明显提高，改善了后续进行塑封时芯片漂移的问题。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1为示出目前的半导体器件封装过程中芯片与粘结薄膜结合情况的示意性剖面图；图2示出根据本专利技术一实施例的半导体器件制作方法的步骤流程图；图3A～图3C示出了根据本专利技术一实施例的半导体器件制作方法依次实施各步骤所获得半导体器件的剖面示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或本文档来自技高网...

【技术保护点】
1.一种半导体器件制作方法，其特征在于，包括：提供载体晶圆，所述载体晶圆具有彼此相对的正面和背面，在所述载体晶圆的正面形成结合层，所述结合层具有与芯片正面形状相配合的凹凸面；将芯片粘结薄膜贴合在所述载体晶圆的正面和所述结合层上；将所述芯片贴合在所述芯片粘结薄膜上；其中，所述芯片的正面朝向所述载体晶圆的正面，且所述芯片的正面与所述芯片粘结薄膜紧密贴合。

【技术特征摘要】
1.一种半导体器件制作方法，其特征在于，包括：提供载体晶圆，所述载体晶圆具有彼此相对的正面和背面，在所述载体晶圆的正面形成结合层，所述结合层具有与芯片正面形状相配合的凹凸面；将芯片粘结薄膜贴合在所述载体晶圆的正面和所述结合层上；将所述芯片贴合在所述芯片粘结薄膜上；其中，所述芯片的正面朝向所述载体晶圆的正面，且所述芯片的正面与所述芯片粘结薄膜紧密贴合。2.根据权利要求1所述的半导体器件制作方法，其特征在于，所述芯片的正面具有凹槽，所述结合层具有与所述凹槽对应的凸起。3.根据权利要求2所述的半导体器件制作方法，其特征在于，所述芯片正面的所述凹槽的深度等于所述结合层的所述凸起的高度。4.根据权利要求2所述的半导体器件制作方法，其特征在于，所述芯片包括至少两种不同类型的芯片，所述至少两种不同类型的芯片具有不同类型的凹槽，所述结合层具有分别与所述至少两种不同类型的芯片的凹槽相配合的凸起。5.根据权利要求2所述的半导体器件制作方法，其特征在于，所在芯片具有至少两种不同类型的凹槽，所述结合层具有与所述至少两种不同类型的凹槽相配合的凸起。6.根据权利要求1-5任意一项所述的半导体器件制作方法，其特征在于，所述结合层包括光阻材料层。7.根据权利要求6所述的半导体器件制作方法，其特征在于，所述方法还包括：通过光刻对所述光阻材料层进行图形化，以使所述结合层具有与所述芯片的正面形状相配合的凹凸面。8.根据权利要求6所述的半导体器件制作方...

【专利技术属性】
技术研发人员：刘孟彬，石虎，
申请(专利权)人：中芯集成电路宁波有限公司，
类型：发明
国别省市：浙江,33