执行基于裸片的异质集成的方法及包括集成裸片的装置制造方法及图纸

本发明专利技术阐述一种将异质元件与驻留在目标晶片上的元件集成在一起的方法。提供来源裸片，来源裸片包括化合物半导体基底、蚀刻停止层及至少一有源半导体元件。蚀刻停止层位于有源半导体元件与基底之间。蚀刻停止层能够耐受对基底的等离子体蚀刻。在目标晶片的表面上提供结合剂。将来源裸片对准目标晶片的表面的一部分并将来源裸片放置在目标晶片的表面的所述一部分上，使得有源半导体元件位于目标晶片的表面与基底之间。结合剂位于来源裸片与目标晶片的表面之间。使用结合剂将来源裸片结合到目标晶片。移除来源裸片的基底，所述移除包括执行等离子体蚀刻。

Execution of bare-chip-based heterogeneous integration methods and devices including bare-chip integration

The present invention describes a method for integrating heterogeneous elements with elements residing on a target wafer. The source bare sheet includes a compound semiconductor substrate, an etching stop layer and at least one active semiconductor element. The etching stop layer is located between the active semiconductor element and the substrate. The etching stop layer can withstand plasma etching on the substrate. Provide a binder on the surface of the target wafer. The source bare wafer is aligned to a part of the surface of the target wafer, and the source bare wafer is placed on the part of the surface of the target wafer, so that the active semiconductor element is located between the surface and the base of the target wafer. The binder is located between the surface of the source bare wafer and the target wafer. Binders are used to bind source bare sheets to target wafers. The removal includes the execution of plasma etching.

【技术实现步骤摘要】
执行基于裸片的异质集成的方法及包括集成裸片的装置[相关申请的交叉参考]本申请主张在2017年10月19日提出申请且名称为“执行基于裸片的异质集成的方法及包括集成裸片的装置”的美国临时申请第62/574,712号的优先权及权利以及在2018年1月25日提出申请且名称为“执行基于裸片的异质集成的方法及包括集成裸片的装置”的美国申请第15/880,349号的优先权及权利，所述美国临时申请及美国申请的全部内容并入本申请供参考。
本申请大体来说涉及执行基于裸片的异质集成的方法以及包括集成裸片的装置。
技术介绍
包含半导体及其他材料的集成装置可具有改善的性能和/或功能。举例来说，可期望将光子电路与多种半导体技术集成在一起，所述多种半导体技术包括但不限于互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor，CMOS)、双极互补金属氧化物半导体(BipolarCMOS，BiCMOS)以及硅微机电系统(microelectromechanicalsystem，MEMS)。III-V材料及其他有源半导体材料会维持对于光子学应用、铁磁学应用、射频(radiofrequency)应用及电力应用的优点。因此，期望将III-V材料用于光子电路。硅具有构建复杂的处理电路及接口电路的能力，所述复杂的处理电路及接口电路是这些“其他”材料系统的应用常常需要的。因此，期望将不同的有源异质元件(例如，III-V材料)与硅集成在一起。当前，使用晶片结合(waferbonding)方式来对这些材料进行集成。在这种技术中，将全部晶片结合在一起。然而，包含化合物半导体(compoundsemiconductor，CS)材料(例如，III-V材料)的许多装置是生长在比硅晶片小的晶片上。举例来说，GaAs晶片可用于CS技术。GaAs晶片的直径通常是一百五十毫米或两百毫米。典型硅晶片的直径是三百毫米。因此，使用多个CS晶片来覆盖单个硅晶片。即使用于结合的晶片具有相同大小，在制造期间，一般来说也会蚀刻掉晶片结合的III-V材料的75％到95％。因此，晶片结合是用于将CS材料与硅集成在一起的低效机制。其他技术采用分子键合(molecularbonding)来对材料进行组合。这些技术一般来说需要对表面的平整度进行超精细的控制来确保所发生的用于将晶片或裸片结合到目标基底的表面改性或相互作用在性质上是均匀的且确保结合强度允许继续进行处理。这些方式一般来说还需要应用昂贵的抛光技术，此可使成本增加且对良率造成不利影响。因此，期望提供一种用于将有源半导体电路元件与硅进行组合的改善的机制。
技术实现思路
本专利技术阐述一种将异质元件与驻留在目标晶片上的电路元件集成在一起的方法以及这样形成的装置。提供来源裸片。来源裸片包括化合物半导体(compoundsemiconductor，CS)基底(例如，GaAs)、蚀刻停止层及形成在CS基底上的至少一有源半导体元件。蚀刻停止层位于有源半导体元件与CS基底之间。蚀刻停止层能够耐受对CS基底的等离子体蚀刻，例如，对GaAs的SF6/BCl4或SF6/SiCl4等离子体蚀刻。在目标晶片的表面的至少一部分上提供结合剂。将来源裸片对准目标晶片的表面的所述一部分并将来源裸片放置在目标晶片的表面的所述一部分上，使得有源半导体元件位于目标晶片的表面与CS基底之间。结合剂的至少部分位于来源裸片与目标晶片的表面之间。使用结合剂将来源裸片结合到目标晶片的表面。移除来源裸片的基底。移除所述基底包括使用蚀刻停止层所能够耐受的等离子体蚀刻。因此，蚀刻停止层的至少一部分及有源半导体元件保持结合到目标基底。本文所述方法可以高互连密度对异质元件进行集成，提供不会干涉前道工艺(frontendofline，FEOL)电子器件的制作的后道工艺(backendofline，BEOL)集成，提供与电子器件的紧密耦合，实现与后道工艺中所沉积的光子结构的集成，提供可应用于各种大小的应用专用集成电路(applicationspecificintegratedcircuit，ASIC)或读出集成电路(readoutintegratedcircuit，ROIC)的晶片级应用，使得能够在异质装置背侧制作金属接触结构，且使得能够在移除基底之后添加沉积波导(depositedwaveguide)。附图说明图1是绘示在半导体装置中集成异质元件的方法的示例性实施例的流程图。图2a至图2d绘示半导体装置的示例性实施例在制作期间的一些部分。图3是绘示在半导体装置中集成异质元件的方法的另一示例性实施例的流程图。图4a及图4b绘示集成有异质元件的半导体装置的示例性实施例的平面图及侧视图。图5是集成有异质元件的半导体装置的示例性实施例。图6是集成有异质元件的半导体装置的示例性实施例。[符号的说明]1、2、3、4、5、6、7、8：方块100、120：方法102、104、106、108、110、112、114、116、118、119、122、124、126、128、130、132、134、136、138、140、142：步骤200、250、280、280A：半导体装置/装置201、252、254、256：来源裸片202：基底/CS基底204：蚀刻停止层206：有源半导体元件/有源半导体结构210、270、272：结合剂210’：结合物220：目标晶片/目标基底258、290：目标晶片268：保护材料281：目标基底282：层/接触通孔层284：层/金属1层286：层/通孔1层288：层/金属2层292：结合剂/结合物300：有源半导体元件300A：有源半导体元件/有源半导体装置302：层/双通孔深度层304：层/金属层3306：层/通孔层3308：层/金属层具体实施方式示例性实施例涉及集成有异质元件(例如，半导体元件及有源半导体元件，包括但不限于III-V材料以及利用这些材料制成的组件)的装置。提出以下说明是为了使所属领域中的一般技术人员能够制作并使用本专利技术，且以下说明是在专利申请及其要求的上下文中提供。对在本文中阐述的示例性实施例以及一般性原理及特征的各种修改将显而易见。示例性实施例主要是针对在具体实施方式中提供的具体方法及系统进行阐述。然而，所述方法及系统在其他实施方式中也将有效地发挥作用。例如“示例性实施例”、“一个实施例”、及“另一个实施例”等短语可指相同或不同的实施例以及多个实施例。实施例将针对具有某些组件的系统和/或装置进行阐述。然而，所述系统和/或装置可包括比图中所示组件更多或更少的组件，且组件的排列及类型可发生变化，而此并不背离本专利技术的范围。示例性实施例还将在具有某些步骤的具体方法的上下文中进行阐述。然而，所述方法及系统对于不与示例性实施例相矛盾的具有不同的和/或附加的步骤以及处于不同次序的步骤的其他方法而言也会有效地发挥作用。因此，本专利技术并非旨在仅限于图中所示实施例，而是符合与本文所述原理及特征相一致的最广范围。在阐述本专利技术的上下文中(尤其在以上权利要求书的上下文中)使用的用语“一(a及an)”及“所述(the)”以及相似的参考语应被视为涵盖单数及复数两者，除非在本文中另外指明或明显与上下文相矛盾。除非另外注明，否则用语“包括(compri本文档来自技高网...

【技术保护点】
1.一种将异质元件与驻留在目标晶片上的电路元件集成在一起的方法，其特征在于，包括：提供来源裸片，所述来源裸片包括化合物半导体基底、蚀刻停止层及至少一有源半导体元件，所述蚀刻停止层驻留在所述至少一有源半导体元件与所述化合物半导体基底之间，所述蚀刻停止层能够耐受用于移除所述化合物半导体基底的等离子体蚀刻；在所述目标晶片的表面的至少一部分上提供结合剂；将所述来源裸片对准所述目标晶片的所述表面的所述一部分；将所述来源裸片放置在所述目标晶片的所述表面的所述一部分上，使得所述至少一有源半导体元件位于所述目标晶片的所述表面与所述化合物半导体基底之间，所述结合剂的至少一部分驻留在所述来源裸片与所述目标晶片的所述表面之间；使用所述结合剂将所述来源裸片结合到所述目标晶片的所述表面；以及移除所述来源裸片的所述化合物半导体基底，移除步骤的一部分包括执行所述等离子体蚀刻。

【技术特征摘要】
2017.10.19 US 62/574,712;2018.01.25 US 15/880,3491.一种将异质元件与驻留在目标晶片上的电路元件集成在一起的方法，其特征在于，包括：提供来源裸片，所述来源裸片包括化合物半导体基底、蚀刻停止层及至少一有源半导体元件，所述蚀刻停止层驻留在所述至少一有源半导体元件与所述化合物半导体基底之间，所述蚀刻停止层能够耐受用于移除所述化合物半导体基底的等离子体蚀刻；在所述目标晶片的表面的至少一部分上提供结合剂；将所述来源裸片对准所述目标晶片的所述表面的所述一部分；将所述来源裸片放置在所述目标晶片的所述表面的所述一部分上，使得所述至少一有源半导体元件位于所述目标晶片的所述表面与所述化合物半导体基底之间，所述结合剂的至少一部分驻留在所述来源裸片与所述目标晶片的所述表面之间；使用所述结合剂将所述来源裸片结合到所述目标晶片的所述表面；以及移除所述来源裸片的所述化合物半导体基底，移除步骤的一部分包括执行所述等离子体蚀刻。2.根据权利要求1所述的方法，其特征在于，还包括：移除所述蚀刻停止层。3.根据权利要求1所述的方法，其特征在于，还包括：在将所述结合剂固化的步骤之后，对所述至少一有源半导体元件执行附加处理。4.根据权利要求1所述的方法，其特征在于，所述至少一有源半导体元件包括量子阱、量子点、量子导线、至少一外延材料层、至少一III-V材料及至少一III-氮化物材料中的至少一者。5.根据权利要求1所述的方法，其特征在于，所述目标晶片的所述表面包括多个划片道，且其中将所述来源裸片对准的步骤包括：将所述来源裸片跨越所述多个划片道中的至少一划片道对准。6.根据权利要求1所述的方法，其特征在于，提供所述来源裸片的步骤包括：在来源晶片上提供所述蚀刻停止层及所述至少一有源半导体元件；以及将所述来源晶片单一化成包括所述来源裸片的多个裸片。7.根据权利要求6所述的方法，其特征在于，提供所述来源裸片的所述步骤还包括：在形成所述至少一有源半导体元件之后且在所述将所述来源晶片单一化的步骤之前，在所述来源晶片上沉积氧化物层。8.根据权利要求1所述的方法，其特征在于，所述化合物半导体基底是GaAs基底，且其中所述蚀刻停止层是AlGaAs层。9.根据权利要求1所述的方法，其特征在于，移除所述化合物半导体基底的步骤还包括：使用机械工艺及化学工艺中的至少一者来减小所述化合物半导体基底的厚度；以及等离子体蚀刻所述化合物半导体基底的剩余部分。10.根据权利要求1所述的方法，其特征在于，所述结合剂是旋涂玻璃且其中提供所述结合剂的步骤包括：以选自喷墨印刷、利用纳米分配工具及旋涂施加的施加方法来施加所述旋涂玻璃。11.根据权利要求1所述的方法，其特征在于，还包括：将所述至少一有源半导体元件与至少一电路组件进行电耦合。12.根据权利要求1所述的方法，其特征在于，将所述来源裸片结合到所述目标晶片的步骤还包括：对所述来源裸片及所述目标晶片中的至少一者施加力以使所述结合剂具有结合厚度；起始对所述结合剂的固化。13.根据权利要求12所述的方法，其特征在于，还包括：对至少一附加来源裸片重复进行提供所述来源裸片步骤、提供所述结合剂步骤、对准步骤、放置所述来源裸片步骤及施加力步骤。14.根据权利要求13所述的方法，其特征在于，还包括：对所述至少一附加来...

【专利技术属性】
技术研发人员：丹尼尔·N·卡罗瑟斯，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR