一种硅基异质集成的MHEMT结构制造技术

本实用新型专利技术涉及半导体制造领域，公开了一种硅基异质集成的MHEMT结构，包括p型Si衬底和在p型Si衬底上从下至上依次外延生长的晶格应变缓冲层、Ga1-XInXAs沟道层、Al1-XInXAs空间隔离层、平面掺杂层、Al1-XInXAs势垒层、Ga1-XInXAs高掺杂盖帽层；晶格应变缓冲层包括从下至上依次形成的第一GaAs缓冲层、AlGaAs/GaAs多量子阱缓冲层、采用低温生长的第二GaAs缓冲层、采用高温生长的第三GaAs缓冲层、采用低温生长的第一InP缓冲层及采用高温生长的第二InP缓冲层。本实用新型专利技术衬底由Si构成，该结构有利于大幅度降低高速MHEMT器件的成本，并且可与常规Si基CMOS器件无缝契合，采用多层应变缓冲层结构，多量子阱结构有效的减缓了Si材料和InP沟道材料体系之间晶格的失配，可实现大规模化应用的射频与数字的集成。

【技术实现步骤摘要】

本技术属于半导体制造领域，具体涉及一种硅基异质集成的MHEMT结构。
技术介绍
InP基HEMT(高电子迁移率晶体管，highelectronmobilitytransistor)已被公认在微波/毫米波低噪声、高功率应用领域具有很大的优势。InP基HEMT由于GaInAs沟道的In组分可以达到53％以上，具有非常高的电子迁移率和二维电子气密度，所以器件性能比Si基RFCMOS更为优越。然而，InP的缺点也是非常明显，其材料价格昂贵，目前最大尺寸仅为2英寸，且易碎，工艺加工难度大，难以大批量生产，成本昂贵。之前，也有不少厂商采用GaAs材料衬底代替InP衬底，但由于GaAs材料自身价格和尺寸的限制，仍然无法实现大规模生产。
技术实现思路
本技术的目的在于提供一种硅基异质集成的MHEMT结构，该方法可以很好地解决上述问题。为达到上述要求，本技术采取的技术方案是：提供一种硅基异质集成的MHEMT结构，包括p型Si衬底和在p型Si衬底上从下至上依次外延生长的晶格应变缓冲层、Ga1-XInXAs沟道层、Al1-XInXAs空间隔离层、平面掺杂层、Al1-XInXAs势垒层、Ga1-XInXAs高掺杂盖帽层；晶格应变缓冲层包括从下至上依次形成的第一GaAs缓冲层、AlGaAs/GaAs多量子阱缓冲层、采用低温生长的第二GaAs缓冲层、采用高温生长的第三GaAs缓冲层、采用低温生长的第一InP缓冲层及采用高温生长的第二InP缓冲层。优选的，p型Si衬底的材料为Si、SiC、GaN、蓝宝石或金刚石。优选的，第一GaAs缓冲层的厚度为400～800nm，AlGaAs/GaAs多量子阱缓冲层采用周期性生长的多量子阱结构，第二GaAs缓冲层的厚度为100～300nm，第三GaAs缓冲层的厚度为100～300nm，第一InP缓冲层的厚度为400～800nm，第二InP缓冲层的厚度为400～800nm。优选的，Ga1-XInXAs沟道层采用金属有机化合物沉积生长，厚度为In组分x＝0～0.54。优选的，Al1-XInXAs空间隔离层的厚度为In组分x＝0～0.54。优选的，平面掺杂层的厚度为掺杂Si的剂量为2.5×1012cm-2至5×1012cm-2。优选的，Al1-XInXAs势垒层的厚度为In组分x＝0～0.54。优选的，Ga1-XInXAs高掺杂盖帽层的厚度为In组分x＝0～0.54，掺杂Si的剂量为5×1018cm-3至2×1019cm-3。与现有技术相比，本技术具有以下优点：(1)衬底由Si构成，该结构有利于大幅度降低高速MHEMT器件的成本，并且可与常规Si基CMOS器件无缝契合，实现大规模化应用的射频与数字的集成；(2)结合了InP基HEMT优越的器件性能和成熟的Si基衬底大尺寸芯片加工工艺的优点，在毫米波频率范围内的低噪声、高功率领域有着非常重要的应用价值；(3)Ga1-XInXAs高掺杂盖帽层为器件制备提供了良好的欧姆接触，AlGaAs/GaAs多量子阱缓冲层有效的改善了Si基衬底和InP体系之间的晶格失配问题，其生长方式可在同行中推广应用。附图说明此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，在这些附图中使用相同的参考标号来表示相同或相似的部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1为本技术的结构示意图。其中：101、p型Si衬底；102、第一GaAs缓冲层；103、AlGaAs/GaAs多量子阱缓冲层；104、第二GaAs缓冲层；105、第三GaAs缓冲层；106、第一InP缓冲层；107、第二InP缓冲层；108、Ga1-XInXAs沟道层；109、Al1-XInXAs空间隔离层；110、平面掺杂层；111、Al1-XInXAs势垒层；112、Ga1-XInXAs高掺杂盖帽层。具体实施方式为使本申请的目的、技术方案和优点更加清楚，以下结合附图及具体实施例，对本申请作进一步地详细说明。为简单起见，以下描述中省略了本领域技术人员公知的某些技术特征。本技术提供一种硅基异质集成的MHEMT结构，如图1所示，包括p型Si衬底101和在p型Si衬底101上从下至上依次外延生长的晶格应变缓冲层、Ga1-XInXAs沟道层108、Al1-XInXAs空间隔离层109、平面掺杂层110、Al1-XInXAs势垒层111、Ga1-XInXAs高掺杂盖帽层112；晶格应变缓冲层包括从下至上依次形成的第一GaAs缓冲层102、AlGaAs/GaAs多量子阱缓冲层103、采用低温生长的第二GaAs缓冲层104、采用高温生长的第三GaAs缓冲层105、采用低温生长的第一InP缓冲层106及采用高温生长的第二InP缓冲层107。p型Si衬底101主要起支撑作用，其材料为Si、SiC、GaN、蓝宝石或金刚石。第一GaAs缓冲层102主要采用GaAs，650℃高温生长，不掺杂，其厚度为400～800nm，用于吸收Si衬底与后续外延层之间因为晶格失配产生的应力，避免产生晶格驰豫。AlGaAs/GaAs多量子阱缓冲层103采用周期性生长的多量子阱结构，主要用来对缓冲层的应力进行调节，避免晶格弛豫。第二GaAs缓冲层104主要采用GaAs，550℃低温生长，不掺杂，其厚度为100～300nm。第三GaAs缓冲层105主要采用GaAs，650℃高温生长，不掺杂，其厚度为100～300nm。第一InP缓冲层106主要采用InP，650℃低温生长，不掺杂，其厚度为400～800nm。第二InP缓冲层107主要采用InP，750℃高温生长，不掺杂，其厚度为400～800nm。Ga1-XInXAs沟道层108采用金属有机化合物沉积生长，用于为沟道生长提供一个平整的界面，在低场下为二维电子气提供导电沟道，厚度为In组分x＝0～0.54。Al1-XInXAs空间隔离层109用于将施主杂质电离中心和2DEG空间隔离，减小电离散射作用，保证沟道内2DEG的高电子迁移率，其厚度为In组分x＝0～0.54。平面掺杂层110用于提供自由电子，其厚度为掺杂Si的剂量为2.5×1012cm-2至5×1012cm-2。Al1-XInXAs势垒层111采用金属有机化合物沉积生长，用于和栅金属形成肖特基接触，使平面掺杂层110产生的自由电子向沟道内转移，其本文档来自技高网...

【技术保护点】
一种硅基异质集成的MHEMT结构，其特征在于，包括p型Si衬底和在p型Si衬底上从下至上依次外延生长的晶格应变缓冲层、Ga1‑XInXAs沟道层、Al1‑XInXAs空间隔离层、平面掺杂层、Al1‑XInXAs势垒层、Ga1‑XInXAs高掺杂盖帽层；所述晶格应变缓冲层包括从下至上依次形成的第一GaAs缓冲层、AlGaAs/GaAs多量子阱缓冲层、采用低温生长的第二GaAs缓冲层、采用高温生长的第三GaAs缓冲层、采用低温生长的第一InP缓冲层及采用高温生长的第二InP缓冲层。

【技术特征摘要】
1.一种硅基异质集成的MHEMT结构，其特征在于，包括p型Si衬底和
在p型Si衬底上从下至上依次外延生长的晶格应变缓冲层、Ga1-XInXAs沟道层、
Al1-XInXAs空间隔离层、平面掺杂层、Al1-XInXAs势垒层、Ga1-XInXAs高掺杂盖帽
层；所述晶格应变缓冲层包括从下至上依次形成的第一GaAs缓冲层、
AlGaAs/GaAs多量子阱缓冲层、采用低温生长的第二GaAs缓冲层、采用高温
生长的第三GaAs缓冲层、采用低温生长的第一InP缓冲层及采用高温生长的第
二InP缓冲层。
2.根据权利要求1所述的硅基异质集成的MHEMT结构，其特征在于，所
述p型Si衬底的材料为Si、SiC、GaN、蓝宝石或金刚石。
3.根据权利要求1所述的硅基异质集成的MHEMT结构，其特征在于，所
述第一GaAs缓冲层的厚度为400～800nm，所述AlGaAs/GaAs多量子阱缓冲层
采用周期性生长的多量子阱结构，所述第二GaAs缓冲层的厚度为100～300nm，
所述第三GaAs缓冲层的厚度为100～...

【专利技术属性】
技术研发人员：黎明，
申请(专利权)人：成都嘉石科技有限公司，
类型：新型
国别省市：四川;51