【技术实现步骤摘要】
半导体器件
本专利技术涉及包括元件形成区和耐压区的半导体器件。
技术介绍
已知存在采用诸如IGBT(绝缘栅双极型晶体管)的电力元件(或电力电子元件)并且其中出于改善浪涌承受力(resistance)的目的耐压区被设置在电力元件单元区的外周侧的半导体器件。例如，日本专利No.JP3664129B2公开了一种半导体器件，其具有为p型的第一半导体区以及被设置在n-型半导体层的表面区中的耐压区二者。第一半导体区是用于形成半导体元件的区域。耐压区包括为p+型的第二半导体区；第二半导体区形成在第一半导体区的外周侧并且与第一半导体区间隔开。在耐压区中，在n-型半导体层和p+型第二半导体区之间形成p-n结。该p-n结处的杂质梯度大于n-型半导体层和p型第一半导体区之间的p-n结处的杂质梯度。因此，当施加浪涌时，形成在耐压区之间的p-n结首先被击穿，从而防止了电力元件单元的击穿。应注意的是，在这之后使用的术语“表面区”表示包括表面以及表面内侧附近的区域。另一方面，在诸如汽车和工业应用的各种应用中存在减小尺寸以及改善半导体器件性能的增长需求。例如，已经研究形成控制和/或保护电力元件单...
【技术保护点】
1.一种半导体器件，包括：半导体基板，所述半导体基板具有主表面；第一半导体区，所述第一半导体区为第一导电类型并且被设置在所述半导体基板的所述主表面上；以及元件形成区和外周耐压区，所述元件形成区和外周耐压区二者被设置在所述半导体基板的所述主表面上,其中，所述元件形成区包括单元区和电路元件区二者，所述单元区包括第二半导体区，所述第二半导体区为第二导电类型，并且被设置在所述第一半导体区的表面区中以形成电力元件，所述电路元件区包括第三半导体区，所述第三半导体区为所述第二导电类型，并且被设置在所述第一半导体区的所述表面区中以形成至少一个电路元件，所述电路元件区被插入在所述外周耐压区和...
【技术特征摘要】
2017.09.20 JP 2017-1798481.一种半导体器件，包括：半导体基板，所述半导体基板具有主表面；第一半导体区，所述第一半导体区为第一导电类型并且被设置在所述半导体基板的所述主表面上；以及元件形成区和外周耐压区，所述元件形成区和外周耐压区二者被设置在所述半导体基板的所述主表面上,其中，所述元件形成区包括单元区和电路元件区二者，所述单元区包括第二半导体区，所述第二半导体区为第二导电类型，并且被设置在所述第一半导体区的表面区中以形成电力元件，所述电路元件区包括第三半导体区，所述第三半导体区为所述第二导电类型，并且被设置在所述第一半导体区的所述表面区中以形成至少一个电路元件，所述电路元件区被插入在所述外周耐压区和所述单元区之间，所述外周耐压区包括与所述元件形成区邻接的边界区，所述边界区包括第四半导体区，所述第四半导体区为所述第二导电类型并且被设置在所述第一半导体区的所述表面区中，在所述第四半导体区中，设置有一个或多个耐压区，并且所述一个或多个耐压区中的至少一个具有比所述单元区的耐压和所述电路元件区的耐压二者都低的耐压。2.根据权利要求1所述的半导体器件，其中，所述一个或多个耐压区被设置成环绕整个所述元件形成区。3.根据权利要求1所述的半导体器件，其中，所述第四半导体区与所述第三半导体区一体形成，以便与所述第三半导体区是连续的。4.根据权利要求1所述的半导体器件，其中，所述一个或多个耐压区包括高浓度半导体区以及与所述高浓度半导体区连接的电极部分，所述高浓度半导体区为所述第二导电类型并且被设置在所述第四半导体区的表面区中。5.根据权利要求4所述的半导体器件，其中，在所述单元区中，设置具有低电势电极和高电势电极的单元，所述低电势电极被设置在所述半导体基板的主表面侧上，所述高电势电极被设置在所述半导体基板的与所述主表面侧相对的侧上，并且所述一个或多个耐压区的所述电极部分与所述单元的所述低电势电极连接。6.根据权利要求5所述的半导体器件，其中，所述单元包括均构成所述电力元件的基本单元的第一单元以及不具有寄生晶体管结构的第二单元，并且所述第二单元被设置成紧邻所述外周耐压区的所述边界区。7.根据权利要求1所述的半导体器件，其中，所述至少一个电路元件包括用于形成控制或保护所述电力元件的电路的多个电路元件。8.根据权利要求1...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。