超结MOSFET结构及其制造方法技术

本发明专利技术涉及一种超结MOSFET结构及其制造方法，该方法通过对具有高深宽比超结结构的P柱进行间隔刻蚀，刻蚀后再进行N型外延，使被刻蚀的P柱浮置于Pbody下方，为上方的Pbody浓度调整及阈值电压调整提供可优化空间，减少pbody间的颈区电阻。本发明专利技术结构的栅漏电容相对常规超结结构偏大，并且随漏源电压变化平缓，可有效降低器件的EMI影响，同时本发明专利技术结构可有效降低器件的Coss,减小Eoss,提升器件工作的转换效率，为阈值电压及雪崩耐久性的优化调整提供了设计和工艺空间。

【技术实现步骤摘要】
超结MOSFET结构及其制造方法
本专利技术涉及一种车体表面防护附件，具体涉及一种超结MOSFET结构及其制造方法。
技术介绍
传统功率VDMOS器件的导通电阻和击穿电压存在2.5次方的关系，这种关系被人们称为“硅限”，这种“极限”是器件功耗进一步降低的瓶颈。为了突破硅限，器件理论提出了超结结构，超结结构其耐压层由构成超结层的P柱与N柱交叠周期排列，在横向上N柱与P柱需满足电荷平衡，当超结层全部耗尽时，其扮演着类似PIN结构的支撑电压层的角色。如果电压进一步升高，电场就会在空间电荷层没有进一步扩展的情况下线性的增强，这使得可以在耐压相同的基础上，将漂移区中n型柱状半导体的浓度做的比传统功率MOSFET的漂移区的浓度高。但如果漂移区浓度过大，会导致器件反偏时超结结构中P柱和N柱之间很难横向耗尽，横向的电场强度增大，从而影响器件的击穿电压。因此为了在保证耐压的基础上，提高器件的功率密度，提升效率，就必须使横向的P柱及N柱尺寸尽可能缩减。目前，随着超结技术的发展，元胞尺寸的不断降低，功率密度在不断提升，开关速度在加快。但功率MOSFET作为功率开关管，由于工作在on-off的快速循环转换的状态，其电压电流都在急剧变化，是电场耦合和磁场耦合的主要干扰源，是开关电源等电路EMI的主要来源之一。
技术实现思路
本专利技术的目的是提供一种超结MOSFET结构及其制造方法，在保障耐压及功率密度提升的基础上，通过优化的电容特性降低器件的EMI影响，同时为阈值电压及雪崩耐久性的优化调整提供了设计和工艺空间。本专利技术所采用的技术方案为：超结MOSFET结构的制造方法，其特征在于：该方法通过对具有高深宽比超结结构的P柱进行间隔刻蚀，刻蚀后再进行N型外延，使被刻蚀的P柱浮置于Pbody下方，为上方的Pbody浓度调整及阈值电压调整提供可优化空间，减少pbody间的颈区电阻。具体由以下步骤实现：步骤一：在N+衬底上生长一层电阻率稍高的外延N-；步骤二：通过Trench光刻板，刻蚀出深沟槽；步骤三：在N-外延表面，生长P型外延，使之填充满沟槽；步骤四：对P柱进行间隔刻蚀，刻蚀出3um-5um的浅槽；步骤五：在表面生长N型外延，使之填满浅槽，并进行CMP工艺，将沟槽外的P型外延及N型外延一并去掉，形成N柱P柱相交替的超结结构；步骤六：通过Body光刻板注入体区并退火形成body区，淀积场氧层成并回刻，通过栅氧、多晶硅淀积回刻形成gate，再注入As或P并推阱形成N-source；步骤七：淀积ILD并回刻，孔注，最后淀积金属并回刻，形成器件的最终结构。如所述的制造方法制得的超结MOSFET结构。本专利技术具有以下优点：本专利技术结构的栅漏电容相对常规超结结构偏大，并且随漏源电压变化平缓，可有效降低器件的EMI影响，同时本专利技术结构可有效降低器件的Coss,减小Eoss,提升器件工作的转换效率，为阈值电压及雪崩耐久性的优化调整提供了设计和工艺空间。附图说明图1为步骤一示意图。图2为步骤二示意图。图3为步骤三示意图。图4为步骤四示意图。图5为步骤五示意图。图6为步骤六示意图。图7为步骤七示意图。图8为本专利技术结构仿真对比示意图（一）。图9为本专利技术结构仿真对比示意图（二）。具体实施方式下面结合具体实施方式对本专利技术进行详细的说明。本专利技术涉及一种超结MOSFET结构及其制造方法，通过对具有高深宽比超结结构的P柱进行间隔刻蚀，刻蚀后再进行N型外延，使被刻蚀的P柱浮置于Pbody下方，为上方的Pbody浓度调整及阈值电压调整提供可优化空间，减少pbody间的颈区电阻，具体的实现方法如下：步骤一：在N+衬底上生长一层电阻率稍高的外延N-（图1）。步骤二：通过Trench光刻板，刻蚀出深沟槽（图2）。步骤三：在N-外延表面，生长一定浓度的P型外延，使之填充满沟槽（图3）。步骤四：对P柱进行间隔刻蚀，刻蚀出3um-5um的浅槽（图4）。步骤五：在表面生长一定浓度的N型外延，使之填满浅槽，并进行CMP工艺，将沟槽外的P型外延及N型外延一并去掉，形成N柱P柱相交替的超结结构（图5）。步骤六：通过Body光刻板注入体区并退火形成body区，淀积场氧层成并回刻，通过栅氧、多晶硅淀积回刻形成gate，再注入As（或P）并推阱形成N-source（图6）。步骤七：淀积ILD并回刻，孔注，最后淀积金属并回刻，形成器件的最终结构（图7）。通过对本专利技术结构(相邻body颈区下方有P柱)进行仿真（图8和9），并与常规超结结构进行对比，本专利技术结构的栅漏电容相对常规超结结构偏大，并且随漏源电压变化平缓，可有效降低器件的EMI影响，同时本专利技术结构可有效降低器件的Coss，减小Eoss，提升器件工作的转换效率。本专利技术的内容不限于实施例所列举，本领域普通技术人员通过阅读本专利技术说明书而对本专利技术技术方案采取的任何等效的变换，均为本专利技术的权利要求所涵盖。本文档来自技高网...

【技术保护点】
1.超结MOSFET结构的制造方法，其特征在于：该方法通过对具有高深宽比超结结构的P柱进行间隔刻蚀，刻蚀后再进行N型外延，使被刻蚀的P柱浮置于Pbody下方，为上方的Pbody浓度调整及阈值电压调整提供可优化空间，减少pbody间的颈区电阻。

【技术特征摘要】
1.超结MOSFET结构的制造方法，其特征在于：该方法通过对具有高深宽比超结结构的P柱进行间隔刻蚀，刻蚀后再进行N型外延，使被刻蚀的P柱浮置于Pbody下方，为上方的Pbody浓度调整及阈值电压调整提供可优化空间，减少pbody间的颈区电阻。2.根据权利要求1所述的超结MOSFET结构的制造方法，其特征在于：具体由以下步骤实现：步骤一：在N+衬底上生长一层电阻率稍高的外延N-；步骤二：通过Trench光刻板，刻蚀出深沟槽；步骤三：在N-外延表面，生长P型外延，使之填充满沟...

【专利技术属性】
技术研发人员：肖晓军，周宏伟，张园园，徐永年，任文珍，
申请(专利权)人：龙腾半导体有限公司，
类型：发明
国别省市：陕西,61