半导体装置及其制造方法制造方法及图纸

本发明专利技术的实施方式提供栅极区域中的接触电阻低的半导体装置及其制造方法。实施方式的半导体装置具备第一导电型的漏极层、第一导电型的漂移层、第二导电型的基底区域、第一导电型的源极区域、场板电极、栅极区域和第三绝缘膜。漂移层被形成在漏极层的上表面。基底区域被形成在漂移层的上表面。场板电极在从源极区域的上表面贯通基底区域而到达漂移层的沟槽内沿着沟槽隔着第一绝缘膜而形成。栅极区域在沟槽内隔着第二绝缘膜形成，并且，形成为在沿着沟槽的方向上在上表面具有凹部的U形，在U形的双方的端部各自的上表面上，凹部侧即内侧的端部的位置比第二绝缘膜侧即外侧的端部的位置更高。第三绝缘膜在源极区域及栅极区域的上表面及凹部内形成。

【技术实现步骤摘要】
半导体装置及其制造方法相关申请本申请享受以日本专利申请2017-180645号(申请日：2017年9月20日)为在先申请的优先权。本申请通过参照该在先申请而包含在先申请的全部内容。
本专利技术的实施方式涉及半导体装置及其制造方法。
技术介绍
功率MOSFET(金属氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor))等半导体装置作为调节器或开关元件而广泛被使用。例如，在以高耐压设计而形成宽度宽的沟槽的情况下，将多晶硅的成膜厚度加厚，或将多晶硅的成膜以2个阶段累积。但是，在这样的构造中，应力变大而晶片的弯曲变大。此外，在形成栅极电极的多晶硅的凹处(recess)时，通过干法蚀刻成为在中央为凹型的研钵形状，在形成正上方接触的情况下，难以在栅极电极内取得用于形成接触区域的充分的宽度。进而，在将漏极电压和栅极电压分离的绝缘膜界面中，若栅极电极的形状为锐角，则易于局部地发生电场集中，导致栅极绝缘膜的损坏。相对于此，若要将栅极电极的上表面平坦地形成，则需要CMP(化学机械抛光(ChemicalMechanicalPolishi本文档来自技高网...

【技术保护点】
1.一种半导体装置，具备：第一导电型的漏极层；第一导电型的漂移层，被形成在所述漏极层的上表面；第二导电型的基底区域，被形成在所述漂移层的上表面；第一导电型的源极区域，被形成在所述基底区域的上表面；场板电极，在从所述源极区域的上表面贯通所述基底区域并到达所述漂移层的沟槽内，沿着所述沟槽隔着第一绝缘膜形成；栅极区域，在所述沟槽内隔着第二绝缘膜形成，并且，形成为在沿着所述沟槽的方向上在上表面具有凹部的U形，在U形的双方的端部各自的上表面，所述凹部侧即内侧的端部的位置比所述第二绝缘膜侧即外侧的端部的位置更高；以及第三绝缘膜，被形成在所述源极区域及所述栅极区域的上表面及所述凹部内。

【技术特征摘要】
2017.09.20 JP 2017-1806451.一种半导体装置，具备：第一导电型的漏极层；第一导电型的漂移层，被形成在所述漏极层的上表面；第二导电型的基底区域，被形成在所述漂移层的上表面；第一导电型的源极区域，被形成在所述基底区域的上表面；场板电极，在从所述源极区域的上表面贯通所述基底区域并到达所述漂移层的沟槽内，沿着所述沟槽隔着第一绝缘膜形成；栅极区域，在所述沟槽内隔着第二绝缘膜形成，并且，形成为在沿着所述沟槽的方向上在上表面具有凹部的U形，在U形的双方的端部各自的上表面，所述凹部侧即内侧的端部的位置比所述第二绝缘膜侧即外侧的端部的位置更高；以及第三绝缘膜，被形成在所述源极区域及所述栅极区域的上表面及所述凹部内。2.如权利要求1所述的半导体装置，所述栅极区域形成为，在U形的双方的端部的上表面，其上表面与侧面所成的角在与所述第二绝缘膜侧接触一侧成为钝角，而在所述凹部侧成为锐角。3.如权利要求1所述的半导体装置，还具备：栅极接触部，从所述第三绝缘膜的上表面贯通所述第三绝缘膜，在所述凹部以外的区域中选择性地至少到达所述栅极区域的上表面。4.如权利要求2所述的半导体装置，还具备：栅极接触部，从所述第三绝缘膜的上表面贯通所述第三绝缘膜，在所述凹部以外的区域中选择性地至少到达所述栅极区域的上表面。5.如权利要求3所述的半导体装置，在所述栅极区域的上表面，在所述栅极接触部与所述栅极区域之间具备硅化物层。6.如权利要求4所述的半导体装置，在所述栅极区域的上表面，在所...

【专利技术属性】
技术研发人员：下村纱矢，西口俊史，加藤浩朗，小林研也，河野孝弘，大野哲也，
申请(专利权)人：株式会社东芝，东芝电子元件及存储装置株式会社，
类型：发明
国别省市：日本,JP