一种半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件，在存储器件所在的半导体衬底中，半导体衬底可以经过减薄，这样，可以通过蚀刻与填充等工艺制作贯通衬底的绝缘环，将其中的衬底和周围的衬底隔离开，而绝缘环中的衬底中形成有扩散层，从而，在绝缘环中形成了由扩散层调节阻值的电阻结构，该电阻结构通过两个引出结构将其扩散层引出，通过引出结构即可以实现对该电阻结构的连接及使用。该电阻结构可以形成于存储器件所在的经减薄后的衬底中，可以在这些区域的衬底中制作绝缘环而形成独立的电阻结构，该电阻结构由扩散层调节阻值，进而通过扩散层的引出结构将电阻结构引出，减小外围电路所在衬底的有效面积，提高芯片的集成度。

【技术实现步骤摘要】
一种半导体器件及其制造方法
本专利技术涉及半导体器件及其制造领域，特别涉及一种半导体器件及其制造方法。
技术介绍
随着半导体技术的不断发展，集成电路的集成度不断地提高。在集成电路的芯片设计中，通常会同时集成有有源器件和无源器件，无源器件例如电阻、电容等也会占据芯片的面积，尤其是在3DNAND存储器的芯片设计中，外围电路由HVMOS(高压金属氧化物半导体，HighVoltageMetalOxideSemiconductor)器件和LVMOS(低压金属氧化物半导体，LowVoltageMetalOxideSemiconductor)器件组成的模拟电路，外围电路中会使用大量的电阻，这些电阻会占用大量的芯片面积，不利于提高芯片的集成度。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种半导体器件及其制造方法，将电阻集成于存储器件所在衬底，减小外围电路所在衬底的面积。为实现上述目的，本专利技术有如下技术方案：一种半导体器件，包括：第一半导体衬底，所述第一半导体衬底具有第一表面和与其相对的第二表面，所述半导体衬底包括第一区域和第二区域，所述第一区域的第一表面上形成有存储器件；所述第二区域中贯通所述半导体衬底的绝缘环；所述绝缘环内位于所述第一表面衬底中的扩散层；位于所述第二区域的第一表面上的覆盖层；所述覆盖层中所述扩散层的第一引出结构和第二引出结构。可选地，所述存储器件包括栅极层与绝缘层交替层叠的堆叠层、穿过所述堆叠层的存储单元串以及存储单元串之上的介质层中的存储单元互联结构；所述覆盖层包括第一覆盖层和第二覆盖层，所述第一覆盖层与所述堆叠层基本等高，所述第二覆盖层为所述介质层；所述第一引出结构包括贯穿所述第一覆盖层的所述扩散层上的第一接触以及所述第二覆盖层中、所述第一接触上的第一互联结构；所述第二引出结构包括贯穿所述第一覆盖层的所述扩散层上的第二接触以及所述第二覆盖层中、所述第二接触上的第二互联结构。可选地，所述存储单元串包括穿过所述堆叠层的沟道孔以及所述沟道孔侧壁上依次形成的遂穿层、电荷存储层、阻挡层以及沟道层。可选地，还包括所述第二表面上的钝化层。可选地，所述绝缘环为圆形或多边形。可选地，所述半导体衬底的厚度小于10um。可选地，还包括第二半导体衬底，所述第二半导体衬底上形成有MOS器件以及MOS器件的互联结构；所述第一半导体衬底的第一表面朝向所述第二半导体衬底的MOS器件的互联结构，且所述第一半导体衬底与所述第二半导体衬底固定；所述第一引出结构和第二引出结构分别与所述MOS器件的互联结构电连接。可选地，所述MOS器件包括低压MOS器件和高压MOS器件。一种半导体器件的制造方法，包括：提供第一半导体衬底，所述第一半导体衬底具有第一表面和与其相对的第二表面，所述半导体衬底包括第一区域和第二区域，所述第一区域的第一表面上形成有存储器件；所述第二区域的第一表面的衬底中形成有扩散层，所述第二区域的第一表面上形成有覆盖层，所述覆盖层中形成有所述扩散层的第一引出结构和第二引出结构；从所述第二表面进行所述第一半导体衬底的减薄；从所述第二表面在所述第二区域中形成贯通所述半导体衬底的绝缘环，所述绝缘环的内部区域覆盖所述第一引出结构和第二引出结构所连接的扩散层区域。可选地，在形成所述绝缘环之后，还包括：在所述第二表面上形成钝化层。可选地，所述存储器件包括栅极层与绝缘层交替层叠的堆叠层、穿过所述堆叠层的存储单元串以及存储单元串之上的介质层中的存储单元互联结构；所述覆盖层包括第一覆盖层和第二覆盖层，所述第一覆盖层与所述堆叠层基本等高，所述第二覆盖层为所述介质层；所述第一引出结构包括贯穿所述第一覆盖层的所述扩散层上的第一接触以及所述第二覆盖层中、所述第一接触上的第一互联结构；所述第二引出结构包括贯穿所述第一覆盖层的所述扩散层上的第二接触以及所述第二覆盖层中、所述第二接触上的第二互联结构。可选地，所述存储单元串包括穿过所述堆叠层的沟道孔以及所述沟道孔侧壁上依次形成的遂穿层、电荷存储层、阻挡层以及沟道层。可选地，所述绝缘环为圆形或多边形。可选地，在从所述第二表面进行所述第一半导体衬底的减薄之前，还包括：提供第二半导体衬底，所述第二半导体衬底上形成有MOS器件以及MOS器件的互联结构；将所述第一半导体衬底的第一表面朝向所述第二半导体衬底的MOS器件的互联结构，并将所述第一半导体衬底与所述第二半导体衬底固定，所述第一引出结构和第二引出结构分别与所述MOS器件的互联结构电连接。可选地，所述MOS器件包括低压MOS器件和高压MOS器件。可选地，从所述第二表面在所述第二区域中形成贯通所述半导体衬底的绝缘环，包括：通过光刻工艺将绝缘环的图案转移至掩膜层中；在所述掩膜层的掩蔽下，从第二表面进行第一半导体衬底的刻蚀，直至贯通所述第一半导体衬底；进行绝缘材料的填充，以形成绝缘环。本专利技术实施例提供的半导体器件及其制造方法，在存储器件所在的经减薄工艺后的半导体衬底中，通过蚀刻与填充工艺形成绝缘环，绝缘环将其中的衬底和周围的衬底隔离开，而绝缘环中的衬底中形成有扩散层，从而，在绝缘环中形成了由扩散层调节阻值的电阻结构，该电阻结构通过两个引出结构将其扩散层引出，通过引出结构即可以实现对该电阻结构的连接及使用。该电阻结构形成于存储器件所在的衬底中，该衬底将与包含有外围电路的另一衬底封装在一起，而在存储器件区域的周围会存在一些非器件的空白区域，可以在这些区域的衬底中形成电阻结构，该电阻结构由扩散层调节阻值，进而通过扩散层的引出结构将电阻结构引出，以便于外围电路的器件的连接及使用，这样，减小外围电路所在衬底的有效面积，提高芯片的集成度。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1示出了根据本专利技术实施例半导体器件的结构示意图；图2示出了根据本专利技术另一实施例的半导体器件的结构示意图；图3示出了根据本专利技术实施例的半导体器件中绝缘环从第一表面的俯视结构示意图；图4-8示出了根据本专利技术实施例的制造方法形成半导体器件过程中的器件剖面结构示意图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。其次，本专利技术结合示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。正如
技术介绍
中的描述，在集成电路的芯片中，也会使用到大量无源器件例如电阻等，这些器件也会占据芯片的面积，而在存储器件的应用中，随着对集成度要求的不断提高，为了进一步地提高存储容量，降低每比特的存储成本，提出了立体结构的存储器件。在立体结构的存储器件的一个应用中，3DNAND存储器件可以为外围电本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：第一半导体衬底，所述第一半导体衬底具有第一表面和与其相对的第二表面，所述半导体衬底包括第一区域和第二区域，所述第一区域的第一表面上形成有存储器件；所述第二区域中贯通所述半导体衬底的绝缘环；所述绝缘环内位于所述第一表面衬底中的扩散层；位于所述第二区域的第一表面上的覆盖层；所述覆盖层中所述扩散层的第一引出结构和第二引出结构。

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：第一半导体衬底，所述第一半导体衬底具有第一表面和与其相对的第二表面，所述半导体衬底包括第一区域和第二区域，所述第一区域的第一表面上形成有存储器件；所述第二区域中贯通所述半导体衬底的绝缘环；所述绝缘环内位于所述第一表面衬底中的扩散层；位于所述第二区域的第一表面上的覆盖层；所述覆盖层中所述扩散层的第一引出结构和第二引出结构。2.根据权利要求1所述的半导体器件，其特征在于，所述存储器件包括栅极层与绝缘层交替层叠的堆叠层、穿过所述堆叠层的存储单元串以及存储单元串之上的介质层中的存储单元互联结构；所述覆盖层包括第一覆盖层和第二覆盖层，所述第一覆盖层与所述堆叠层基本等高，所述第二覆盖层为所述介质层；所述第一引出结构包括贯穿所述第一覆盖层的所述扩散层上的第一接触以及所述第二覆盖层中、所述第一接触上的第一互联结构；所述第二引出结构包括贯穿所述第一覆盖层的所述扩散层上的第二接触以及所述第二覆盖层中、所述第二接触上的第二互联结构。3.根据权利要求2所述的半导体器件，所述存储单元串包括穿过所述堆叠层的沟道孔以及所述沟道孔侧壁上依次形成的遂穿层、电荷存储层、阻挡层以及沟道层。4.根据权利要求1所述的半导体器件，其特征在于，还包括所述第二表面上的钝化层。5.根据权利要求1所述的半导体器件，其特征在于，所述绝缘环为圆形或多边形。6.根据权利要求1所述的半导体器件，其特征在于，所述半导体衬底的厚度小于10um。7.根据权利要求1-6中任一项所述的半导体器件，其特征在于，还包括第二半导体衬底，所述第二半导体衬底上形成有MOS器件以及MOS器件的互联结构；所述第一半导体衬底的第一表面朝向所述第二半导体衬底的MOS器件的互联结构，且所述第一半导体衬底与所述第二半导体衬底固定；所述第一引出结构和第二引出结构分别与所述MOS器件的互联结构电连接。8.根据权利要求7所述的半导体器件，其特征在于，所述MOS器件包括低压MOS器件和高压MOS器件。9.一种半导体器件的制造方法，其特征在于，包括：提供第一半导体衬底，所述第一半导体衬底具有第一表面和与其相对的第二表面，所述半导体衬底包括第一区域和第二区域，所述第一区域的第一表面上形成有存储器件；所述第二区域的第一表面的衬...

【专利技术属性】
技术研发人员：刘威，陈亮，甘程，吴昕，鞠韶复，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42