三维存储器的制造方法技术

本发明专利技术涉及半导体制造技术领域，尤其涉及一种三维存储器的制造方法。所述三维存储器的制造方法包括如下步骤：提供一衬底；形成导电连接垫于所述衬底之上；形成位线于所述导电连接垫之上，所述位线的端部沿垂直于所述衬底的方向与所述导电连接垫电连接；形成上层导线于所述位线之上，所述上层导线的端部沿垂直于所述衬底的方向与所述导电连接垫电连接。本发明专利技术避免了因位线线宽较窄导致的上层导线与位线连接时易出现错位的问题，避免了相邻位线之间的相互影响，改善了三维存储器的性能。

【技术实现步骤摘要】
三维存储器的制造方法
本专利技术涉及半导体制造
，尤其涉及一种三维存储器的制造方法。
技术介绍
随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3DNAND(三维NAND)存储器；随着集成度的越来越高，3DNAND存储器已经从32层发展到64层，甚至更高的层数。在3DNAND存储器中，具有衬底以及位于所述衬底上的堆叠结构。所述堆叠结构由层间绝缘层和栅极交替堆叠形成，包括核心区域以及围绕所述核心区域设置的台阶区域。所述核心区域，用于信息的存储；所述台阶区域，位于所述堆叠结构的端部，用于向所述核心区域传输控制信息，以实现信息在所述核心区域的读写。在3DNAND存储器中，还包括沿垂直于所述衬底的方向依次设置于所述堆叠结构上方的位线，用于向所述堆叠结构中的沟道孔传输控制信号。但是，随着3DNAND存储器集成密度的不断增大，用于传递控制信号的位线数量不断增大，相邻位线之间的距离不断缩小，相邻位线之间相互影响的问题逐渐凸显，从而间接对3DN本文档来自技高网...

【技术保护点】
1.一种三维存储器的制造方法，其特征在于，包括如下步骤：提供一衬底；形成导电连接垫于所述衬底之上；形成位线于所述导电连接垫之上，所述位线的端部沿垂直于所述衬底的方向与所述导电连接垫电连接；形成上层导线于所述位线之上，所述上层导线的端部沿垂直于所述衬底的方向与所述导电连接垫电连接。

【技术特征摘要】
1.一种三维存储器的制造方法，其特征在于，包括如下步骤：提供一衬底；形成导电连接垫于所述衬底之上；形成位线于所述导电连接垫之上，所述位线的端部沿垂直于所述衬底的方向与所述导电连接垫电连接；形成上层导线于所述位线之上，所述上层导线的端部沿垂直于所述衬底的方向与所述导电连接垫电连接。2.根据权利要求1所述的三维存储器的制造方法，其特征在于，所述衬底上具有堆叠结构以及覆盖所述堆叠结构的介质层；形成导电连接垫于所述衬底之上的具体步骤包括：刻蚀所述介质层至所述堆叠结构中的沟道孔位置，形成沿垂直于所述衬底的方向贯穿所述介质层的插塞孔；沉积第一导电材料于所述插塞孔内和所述介质层表面，同时形成插塞与所述导电连接垫。3.根据权利要求2所述的三维存储器的制造方法，其特征在于，所述第一导电材料为钨。4.根据权利要求2所述的三维存储器的制造方法，其特征在于，形成位线于所述导电连接垫之上的具体步骤包括：形成覆盖所述插塞端部与所述导电连接垫的第一绝缘层；刻蚀所述第一绝缘层，同时形成贯穿至所述导电连接垫表面的第一通孔、以及贯穿至所述插塞表面的第三通孔；沉积第二导电材料于所述第一通孔和所述第三通孔内，同时形成所述第一导电连接柱和第三导电连接柱；沉积第三导电材料于所述第一绝缘层表面，形成所述位线，所述位线的端部与所述第一导电柱的端部连接，所述第二导电连接柱的端部连接所述位线。5.根据权利要求4所述的三维存储器的制造方法，其特征在于，形成上层导线于所述位线之上的具体步骤包括：形成覆盖所述位线与所述第一绝缘层的第二绝缘层；刻蚀所述第一绝缘层与所述第二绝缘层，形成贯穿至所述导电...

【专利技术属性】
技术研发人员：华子群，刘峻，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42