存储器及其制造方法技术

本发明专利技术公开了一种存储器，单元结构包括：第一栅极结构、第二栅极结构、第三栅极结构、第一源漏区和第二源漏区；第一和三栅极结构对称的设置在第二栅极结构的两侧；第二栅极结构的多晶硅字线栅由二层多晶硅层叠加形成，第一多晶硅层位于底部且第一多晶硅层和对应侧的浮栅之间的间隔的介质层以及第二多晶硅层和对应的浮栅之间间隔的介质层的厚度能独立调节，从而能分别实现源端热电子注入编程的效率和擦除效率的调节。本发明专利技术还公开了一种存储器的制造方法。本发明专利技术能提高存储位的源端热电子注入编程效率同时使存储位的擦除效率得到保持或提高，工艺成本较低。

【技术实现步骤摘要】
存储器及其制造方法
本专利技术涉及半导体集成电路领域，特别是涉及一种存储器。本专利技术还涉及一种存储器的制造方法。
技术介绍
在目前的半导体产业中，集成电路产品主要可分为三大类型，分别为逻辑电路、存储器、模拟电路，其中存储器在集成电路产品中占了相当大的比例。而在存储器中，近年来闪存的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、存储速度快、易于擦除和重写等多项优点，因而在微机、自动化控制等多个领域具有广泛的应用。随着半导体技术的发展需要，要求将存储器与其他器件同时形成在同一个芯片上，以形成嵌入式存储器。
技术实现思路
本专利技术所要解决的技术问题是提供一种存储器，能提高存储位的源端热电子注入编程效率同时使存储位的擦除效率不受影响。为此，本专利技术还提供一种存储器的制造方法。为解决上述技术问题，本专利技术提供的存储器的单元结构包括：第一栅极结构、第二栅极结构、第三栅极结构、第一源漏区和第二源漏区。所述第一源漏区和所述第二源漏区之间的区域为栅极区域，所述第一栅极结构、所述第二栅极结构和所述第三栅极结构依次横向排列在所述栅极区域中，所述第一栅极结构和所述第三栅极结构对称的设置在所述第二栅极结构的两侧。所述第一栅极结构由形成于所述第二栅极结构第一侧的半导体衬底表面的第一栅介质层、浮栅、第二栅介质层、多晶硅控制栅和第三顶部介质层叠加而成。由所述第一栅极结构的浮栅存储第一位信息。所述第三栅极结构由形成于所述第二栅极结构第二侧的半导体衬底表面的第一栅介质层、浮栅、第二栅介质层、多晶硅控制栅和第三顶部介质层叠加而成。由所述第三栅极结构的浮栅存储第二位信息。在所述栅极区域中，所述多晶硅控制栅的内侧面形成的第二开口由所述第三顶部介质层的内侧面形成的第一开口自对准定义。在所述第一开口和所述第二开口的内侧面形成有第一内侧墙，所述第一内侧墙的内侧面形成的第三开口的宽度小于所述第二开口的宽度。由所述第一栅介质层、所述浮栅和所述第二栅介质层的内侧面形成的第四开口由所述第三开口自对准定义。第二内侧墙形成于所述第三开口和所述第四开口的内侧面。在所述第二内侧墙的内侧面形成的第五开口中填充有第一多晶硅层和第二多晶硅层；所述第一多晶硅层的顶部表面低于所述浮栅的顶部表面，在所述第一多晶硅层和所述第二内侧墙之间以及所述第一多晶硅层和底部的所述半导体衬底表面之间隔离有第四介质层，所述第一多晶硅层两侧的所述第四介质层的顶部表面低于所述浮栅的顶部表面。所述第二多晶硅层将所述第一多晶硅层和所述第四介质层顶部的所述第五开口完全填充；由所述第二内侧墙、所述第四介质层、所述第一多晶硅层和所述第二多晶硅层叠加形成所述第二栅极结构，由所述第一多晶硅层和所述第二多晶硅层叠加形成多晶硅字线栅。横向上位于所述第一多晶硅层和对应的所述浮栅之间的第一间隔区域为源端热电子注入编程的弱反型区，位于所述第四介质层顶部的所述第二多晶硅层和所述浮栅之间的第二间隔区域为擦除操作的隧穿区；所述第一间隔区域的宽度和所述第二间隔区域的宽度独立调节，所述第一间隔区域的宽度由所述第四介质层的宽度和所述第二内侧墙的宽度相加形成，通过所述第四介质层的宽度和所述第二内侧墙的宽度的叠加增加所述第一间隔区域的宽度从而增加所述源端热电子注入编程的效率；通过控制所述第二内侧墙的宽度控制所述第二间隔区域的宽度并使所述擦除效率得到保持或提高。进一步的改进是，所述栅极区域由形成于所述多晶硅控制栅顶部的第五开口定义，所述第三顶部介质层由形成于第五开口的内侧面的第三内侧墙组成。进一步的改进是，所述第五开口由第五介质层光刻刻蚀形成，所述第五介质层在所述第一栅极结构和所述第二栅极结构的外侧面形成之前被去除，所述第五介质层的材料和所述第三顶部介质层的材料不同。进一步的改进是，所述半导体衬底为硅衬底。进一步的改进是，所述第三顶部介质层的材料为氧化层，所述第五介质层的材料为氮化层。进一步的改进是，所述第一内侧墙的材料为氧化层且所述第一内侧墙由两层氧化层叠加而成。进一步的改进是，所述第二内侧墙的材料为氧化层，所述第四介质层的材料为氧化层，所述第一栅介质层的材料为氧化层，所述第二栅介质层的材料为氧化层。进一步的改进是，在所述第一栅极结构和所述第二栅极结构的外侧面形成有外侧墙。为解决上述技术问题，本专利技术提供的存储器的制造方法包括如下步骤：步骤一、在半导体衬底表面依次形成第一栅介质层、浮栅多晶硅层、第二栅介质层、控制栅多晶硅层和第五介质层。步骤二、光刻定义出存储器的单元结构的栅极区域，采用刻蚀工艺将所述栅极区域的所述第五介质层去除形成第五开口。步骤三、采用淀积加全面刻蚀工艺在所述第五开口的内侧面形成第三内侧墙，由所述第三内侧墙组成第三顶部介质层，所述第三顶部介质层形成的第一开口。步骤四、以所述第一开口为自对准条件对所述控制栅多晶硅层进行刻蚀形成多晶硅控制栅的内侧面，所述多晶硅控制栅的内侧面形成第二开口。步骤五、采用淀积加全面刻蚀工艺在所述第一开口和所述第二开口的内侧面自对准形成第一内侧墙；所述第一内侧墙的内侧面形成第三开口。步骤六、以所述第三开口为自对准条件依次对所述第二栅介质层、所述浮栅多晶硅层和所述第一栅介质层进行刻蚀并形成所述第二栅介质层、浮栅和所述第一栅介质层的内侧面以及形成由内侧面围成的第四开口。步骤七、采用淀积加全面刻蚀工艺在所述第四开口和所述第三开口的内侧面自对准形成第二内侧墙；所述第二内侧墙的内侧面形成第五开口。步骤八、采用淀积工艺在所述第五开口的内侧面形成第四介质层，淀积第一多晶硅层将所述第五开口完全填充。步骤九、进行多晶硅刻蚀将所述第一多晶硅层的顶部表面刻蚀到低于所述浮栅的顶部表面。步骤十、进行所述第四介质层的刻蚀，刻蚀后的所述第四介质层位于所述第一多晶硅层和所述第二内侧墙之间以及所述第一多晶硅层和底部的所述半导体衬底表面之间，且刻蚀后位于所述第一多晶硅层两侧的所述第四介质层的顶部表面低于所述浮栅的顶部表面。步骤十一、淀积第二多晶硅层将所述第五开口完全填充。由所述第二内侧墙、所述第四介质层、所述第一多晶硅层和所述第二多晶硅层叠加形成第二栅极结构，由所述第一多晶硅层和所述第二多晶硅层叠加形成多晶硅字线栅。步骤十二、去除所述第五介质层，以所述第三顶部介质层的外侧面为自对准条件依次对所述控制栅多晶硅层、所述第二栅介质层、所述浮栅多晶硅层和所述第一栅介质层进行刻蚀并形成所述多晶硅控制栅、所述第二栅介质层、所述浮栅和所述第一栅介质层的外侧面。所述存储器的单元结构的第一栅极结构和第三栅极结构对称的位于所述第二栅极结构两侧。所述第一栅极结构由形成于所述第二栅极结构第一侧的所述半导体衬底表面的所述第一栅介质层、所述浮栅、所述第二栅介质层、所述多晶硅控制栅和所述第三顶部介质层叠加而成。由所述第一栅极结构的浮栅存储第一位信息。所述第三栅极结构由形成于所述第二栅极结构第二侧的所述半导体衬底表面的所述第一栅介质层、所述浮栅、所述第二栅介质层、所述多晶硅控制栅和所述第三顶部介质层叠加而成。由所述第三栅极结构的浮栅存储第二位信息。步骤十三、以在所述第一栅介质层和所述第三栅介质层的外侧面为自对准条件进行源漏注入在所述栅极区域两侧的所述半导体衬底表面形成所述存储器的单元结构的第一源漏区和第二源漏区。横向上位于所述第一多晶硅本文档来自技高网...

【技术保护点】
1.一种存储器，其特征在于，存储器的单元结构包括：第一栅极结构、第二栅极结构、第三栅极结构、第一源漏区和第二源漏区；所述第一源漏区和所述第二源漏区之间的区域为栅极区域，所述第一栅极结构、所述第二栅极结构和所述第三栅极结构依次横向排列在所述栅极区域中，所述第一栅极结构和所述第三栅极结构对称的设置在所述第二栅极结构的两侧；所述第一栅极结构由形成于所述第二栅极结构第一侧的半导体衬底表面的第一栅介质层、浮栅、第二栅介质层、多晶硅控制栅和第三顶部介质层叠加而成；由所述第一栅极结构的浮栅存储第一位信息；所述第三栅极结构由形成于所述第二栅极结构第二侧的半导体衬底表面的第一栅介质层、浮栅、第二栅介质层、多晶硅控制栅和第三顶部介质层叠加而成；由所述第三栅极结构的浮栅存储第二位信息；在所述栅极区域中，所述多晶硅控制栅的内侧面形成的第二开口由所述第三顶部介质层的内侧面形成的第一开口自对准定义；在所述第一开口和所述第二开口的内侧面形成有第一内侧墙，所述第一内侧墙的内侧面形成的第三开口的宽度小于所述第二开口的宽度；由所述第一栅介质层、所述浮栅和所述第二栅介质层的内侧面形成的第四开口由所述第三开口自对准定义；第二内侧墙形成于所述第三开口和所述第四开口的内侧面；在所述第二内侧墙的内侧面形成的第五开口中填充有第一多晶硅层和第二多晶硅层；所述第一多晶硅层的顶部表面低于所述浮栅的顶部表面，在所述第一多晶硅层和所述第二内侧墙之间以及所述第一多晶硅层和底部的所述半导体衬底表面之间隔离有第四介质层，所述第一多晶硅层两侧的所述第四介质层的顶部表面低于所述浮栅的顶部表面；所述第二多晶硅层将所述第一多晶硅层和所述第四介质层顶部的所述第五开口完全填充；由所述第二内侧墙、所述第四介质层、所述第一多晶硅层和所述第二多晶硅层叠加形成所述第二栅极结构，由所述第一多晶硅层和所述第二多晶硅层叠加形成多晶硅字线栅；横向上位于所述第一多晶硅层和对应的所述浮栅之间的第一间隔区域为源端热电子注入编程的弱反型区，位于所述第四介质层顶部的所述第二多晶硅层和所述浮栅之间的第二间隔区域为擦除操作的隧穿区；所述第一间隔区域的宽度和所述第二间隔区域的宽度独立调节，所述第一间隔区域的宽度由所述第四介质层的宽度和所述第二内侧墙的宽度相加形成，通过所述第四介质层的宽度和所述第二内侧墙的宽度的叠加增加所述第一间隔区域的宽度从而增加所述源端热电子注入编程的效率；通过控制所述第二内侧墙的宽度控制所述第二间隔区域的宽度并使所述擦除效率得到保持或提高。...

【技术特征摘要】
1.一种存储器，其特征在于，存储器的单元结构包括：第一栅极结构、第二栅极结构、第三栅极结构、第一源漏区和第二源漏区；所述第一源漏区和所述第二源漏区之间的区域为栅极区域，所述第一栅极结构、所述第二栅极结构和所述第三栅极结构依次横向排列在所述栅极区域中，所述第一栅极结构和所述第三栅极结构对称的设置在所述第二栅极结构的两侧；所述第一栅极结构由形成于所述第二栅极结构第一侧的半导体衬底表面的第一栅介质层、浮栅、第二栅介质层、多晶硅控制栅和第三顶部介质层叠加而成；由所述第一栅极结构的浮栅存储第一位信息；所述第三栅极结构由形成于所述第二栅极结构第二侧的半导体衬底表面的第一栅介质层、浮栅、第二栅介质层、多晶硅控制栅和第三顶部介质层叠加而成；由所述第三栅极结构的浮栅存储第二位信息；在所述栅极区域中，所述多晶硅控制栅的内侧面形成的第二开口由所述第三顶部介质层的内侧面形成的第一开口自对准定义；在所述第一开口和所述第二开口的内侧面形成有第一内侧墙，所述第一内侧墙的内侧面形成的第三开口的宽度小于所述第二开口的宽度；由所述第一栅介质层、所述浮栅和所述第二栅介质层的内侧面形成的第四开口由所述第三开口自对准定义；第二内侧墙形成于所述第三开口和所述第四开口的内侧面；在所述第二内侧墙的内侧面形成的第五开口中填充有第一多晶硅层和第二多晶硅层；所述第一多晶硅层的顶部表面低于所述浮栅的顶部表面，在所述第一多晶硅层和所述第二内侧墙之间以及所述第一多晶硅层和底部的所述半导体衬底表面之间隔离有第四介质层，所述第一多晶硅层两侧的所述第四介质层的顶部表面低于所述浮栅的顶部表面；所述第二多晶硅层将所述第一多晶硅层和所述第四介质层顶部的所述第五开口完全填充；由所述第二内侧墙、所述第四介质层、所述第一多晶硅层和所述第二多晶硅层叠加形成所述第二栅极结构，由所述第一多晶硅层和所述第二多晶硅层叠加形成多晶硅字线栅；横向上位于所述第一多晶硅层和对应的所述浮栅之间的第一间隔区域为源端热电子注入编程的弱反型区，位于所述第四介质层顶部的所述第二多晶硅层和所述浮栅之间的第二间隔区域为擦除操作的隧穿区；所述第一间隔区域的宽度和所述第二间隔区域的宽度独立调节，所述第一间隔区域的宽度由所述第四介质层的宽度和所述第二内侧墙的宽度相加形成，通过所述第四介质层的宽度和所述第二内侧墙的宽度的叠加增加所述第一间隔区域的宽度从而增加所述源端热电子注入编程的效率；通过控制所述第二内侧墙的宽度控制所述第二间隔区域的宽度并使所述擦除效率得到保持或提高。2.如权利要求1所述的存储器，其特征在于：所述栅极区域由形成于所述多晶硅控制栅顶部的第五开口定义，所述第三顶部介质层由形成于第五开口的内侧面的第三内侧墙组成。3.如权利要求2所述的存储器，其特征在于：所述第五开口由第五介质层光刻刻蚀形成，所述第五介质层在所述第一栅极结构和所述第二栅极结构的外侧面形成之前被去除，所述第五介质层的材料和所述第三顶部介质层的材料不同。4.如权利要求3所述的存储器，其特征在于：所述半导体衬底为硅衬底。5.如权利要求4所述的存储器，其特征在于：所述第三顶部介质层的材料为氧化层，所述第五介质层的材料为氮化层。6.如权利要求4所述的存储器，其特征在于：所述第一内侧墙的材料为氧化层且所述第一内侧墙由两层氧化层叠加而成。7.如权利要求4所述的存储器，其特征在于：所述第二内侧墙的材料为氧化层，所述第四介质层的材料为氧化层，所述第一栅介质层的材料为氧化层，所述第二栅介质层的材料为氧化层。8.如权利要求3所述的存储器，其特征在于：在所述第一栅极结构和所述第二栅极结构的外侧面形成有外侧墙。9.一种存储器的制造方法，其特征在于，包括如下步骤：步骤一、在半导体衬底表面依次形成第一栅介质层、浮栅多晶硅层、第二栅介质层、控制栅多晶硅层和第五介质层；步骤二、光刻定义出存储器的单元结构的栅极区域，采用刻蚀工艺将所述栅极区域的所述第五介质层去除形成第五开口；步骤三、采用淀积加全面刻蚀工艺在所述第五开口的内侧面形成第三内侧墙，由所述第三内侧墙组成第三顶部介质层，所述第三顶部介质层形成的第一开口；步骤四、以所述第一开口为自对准条件对所述控制栅多晶硅层进...

【专利技术属性】
技术研发人员：刘冬华，高超，王哲献，刘宪周，李冰寒，钱文生，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31