半导体器件及其制造方法技术

半导体器件及其制造方法。一种半导体器件包括：堆叠结构，所述堆叠结构包括交替地堆叠的水平导电图案和层间绝缘层；栅极图案，所述栅极图案在所述堆叠结构下方与所述堆叠结构的两端交叠，所述栅极图案彼此间隔开；以及沟道图案，所述沟道图案包括贯通所述堆叠结构的竖直部和设置在所述堆叠结构下方的连接部，所述连接部连接所述竖直部。

【技术实现步骤摘要】
半导体器件及其制造方法
本公开的一方面涉及半导体器件及其制造方法，更具体地，涉及一种三维半导体器件及其制造方法。
技术介绍
半导体器件包括能够存储数据的多个存储单元晶体管。存储单元晶体管可串联连接在选择晶体管之间以构成存储串。为了实现高集成度的半导体器件，已经提出了三维半导体器件。存储单元晶体管和选择晶体管的栅极图案可彼此堆叠以形成三维半导体器件。在实现这种三维半导体器件时，已经开发出用于提高半导体器件的操作可靠性的各种技术。
技术实现思路
根据本公开的一方面，提供一种半导体器件，该半导体器件包括：堆叠结构，所述堆叠结构包括在第一方向上交替地堆叠的水平导电图案和层间绝缘层；栅极图案，所述栅极图案在所述堆叠结构下方与所述堆叠结构的两端交叠，所述栅极图案在与所述第一方向交叉的第二方向上彼此间隔开；以及沟道图案，所述沟道图案包括贯通所述堆叠结构的竖直部和设置在所述堆叠结构下方的连接部，所述连接部连接所述竖直部。根据本公开的一方面，提供一种半导体器件，该半导体器件包括：阱结构，所述阱结构包含第一导电类型掺杂剂；堆叠结构，所述堆叠结构被设置为在第一方向上与所述阱结构间隔开，所述堆叠结构通过狭缝彼此本文档来自技高网...

【技术保护点】
1.一种半导体器件，该半导体器件包括：堆叠结构，所述堆叠结构包括在第一方向上交替地堆叠的水平导电图案和层间绝缘层；栅极图案，所述栅极图案在所述堆叠结构下方与所述堆叠结构的两端交叠，所述栅极图案在与所述第一方向交叉的第二方向上彼此间隔开；以及沟道图案，所述沟道图案包括贯通所述堆叠结构的竖直部和设置在所述堆叠结构下方的连接部，所述连接部连接所述竖直部。

【技术特征摘要】
2017.07.17 KR 10-2017-00903371.一种半导体器件，该半导体器件包括：堆叠结构，所述堆叠结构包括在第一方向上交替地堆叠的水平导电图案和层间绝缘层；栅极图案，所述栅极图案在所述堆叠结构下方与所述堆叠结构的两端交叠，所述栅极图案在与所述第一方向交叉的第二方向上彼此间隔开；以及沟道图案，所述沟道图案包括贯通所述堆叠结构的竖直部和设置在所述堆叠结构下方的连接部，所述连接部连接所述竖直部。2.根据权利要求1所述的半导体器件，其中，所述栅极图案由与所述水平导电图案的导电材料不同的导电材料形成。3.根据权利要求1所述的半导体器件，其中，所述栅极图案中的每一个被形成为在所述第一方向上比所述水平导电图案中的每一个厚。4.根据权利要求1所述的半导体器件，该半导体器件还包括：阱结构，所述阱结构被设置在所述栅极图案下方，所述阱结构延伸至在所述堆叠结构下方与所述堆叠结构交叠，所述阱结构被设置为在所述第一方向上与所述栅极图案和所述堆叠结构间隔开，所述阱结构包含第一导电类型掺杂剂；以及支承柱，所述支承柱支承所述堆叠结构与在所述堆叠结构下方的所述阱结构之间的空间，所述支承柱比所述栅极图案朝向所述阱结构延伸得更长。5.根据权利要求4所述的半导体器件，其中，所述沟道图案的所述连接部具有一体结构，该一体结构：从所述沟道图案的所述竖直部起沿着所述堆叠结构的底表面延伸；从沿着所述堆叠结构的底表面的部分起沿着所述支承柱的侧壁和所述栅极图案的侧壁延伸；从沿着所述栅极图案的侧壁的部分起沿着所述栅极图案的底表面延伸；并且从沿着所述支承柱的侧壁的部分起沿着所述阱结构的顶表面延伸。6.根据权利要求5所述的半导体器件，其中，与所述第一导电类型掺杂剂不同的第二导电类型掺杂剂散布在所述沟道图案的沿着所述栅极图案的底表面延伸的所述连接部的内部。7.根据权利要求6所述的半导体器件，其中，所述第一导电类型掺杂剂是p型掺杂剂，并且所述第二导电类型掺杂剂是n型掺杂剂。8.根据权利要求5所述的半导体器件，其中，所述沟道图案的所述连接部的沿着所述栅极图案的底表面延伸的部分被限定为第一端部，其中，所述第一端部比所述堆叠结构的侧壁和所述栅极图案的侧壁在横向上更突出。9.根据权利要求5所述的半导体器件，其中，所述沟道图案的所述连接部的沿着所述栅极图案的底表面延伸的部分被限定为第一端部，其中，所述半导体器件还包括源接触线，所述源接触线在所述第一方向上延伸至在与所述第一端部中的每一个直接接触的同时面对所述堆叠结构的侧壁。10.根据权利要求9所述的半导体器件，其中，所述源接触线包括：掺杂硅层，所述掺杂硅层与所述第一端部中的每一个直接接触，所述掺杂硅层包含与所述第一导电类型掺杂剂不同的第二导电类型掺杂剂；金属硅化物层，所述金属硅化物层被设置在所述掺杂硅层上；以及金属层，所述金属层被设置在所述金属硅化物层上。11.根据权利要求9所述的半导体器件，该半导体器件还包括间隔物绝缘层，所述间隔物绝缘层被设置在所述源接触线与所述堆叠结构之间，所述间隔物绝缘层延伸至覆盖所述栅极图案中的每一个的侧壁。12.根据权利要求11所述的半导体器件，其中，所述连接部延伸至在所述间隔物绝缘层下方与所述间隔物绝缘层交叠，并且朝向所述源接触线敞开。13.根据权利要求9所述的半导体器件，该半导体器件还包括阱接触线，所述阱接触线被设置在所述源接触线下方，所述阱接触线通过贯通所述连接部的沿着所述阱结构的顶表面延伸的部分而将所述连接部和所述阱结构电连接。14.根据权利要求13所述的半导体器件，该半导体器件还包括阱源间绝缘层，所述阱源间绝缘层被设置在所述源接触线与所述阱接触线之间。15.根据权利要求1所述的半导体器件，该半导体器件还包括多层存储图案，所述多层存储图案沿着所述沟道图案的外表面延伸。16.根据权利要求1所述的半导体器件，该半导体器件还包括保护层，所述保护层沿着所述栅极图案中的每一个的侧表面和底表面中的至少一个形成。17.根据权利要求1所述的半导体器件，其中，所述栅极图案通过与所述水平导电图案当中的与所述栅极图案邻近的第一水平导电图案的电容耦合来操作。18.一种半导体器件，该半导体器件包括：阱结构，所述阱结构包含第一导电类型掺杂剂；堆叠结构，所述堆叠结构被设置为在第一方向上与所述阱结构间隔开，所述堆叠结构在第二方向上通过狭缝彼此间隔开，每个堆叠结构包括与所述狭缝邻近的端部区域和从所述端部区域延伸的中心区域；栅极图案，所述栅极图案在所述堆叠结构中的每一个的所述端部区域下方与所述端部区域交叠，所述栅极图案不与所述中心区域交叠；源接触线，所述源接触线被设置在所述狭缝中，所述源接触线比所述栅极图案朝向所述阱结构更突出，所述源接触线包含第二导电类型掺杂剂；阱接触线，所述阱接触线被设置在所述源接触线下方，所述阱接触线与所述阱结构接触；以及沟道层，所述沟道层通过贯通所述堆叠结构中的每一个的所述中心区域而延伸到所述阱结构与所述堆叠结构之间的空间，所述沟道层被所述源接触线和所述阱接触线贯通。19.根据权利要求18所述的半导体器件，该半导体器件还包括源极结，所述源极结被限定在与所述源接触线邻近的所述沟道层的内部，所述源极结包含所述第二导电类型掺杂剂。20.一种半导体器件，该半导体器件包括：堆叠结构，所述堆叠结构包括在第一方向上交替地堆叠的水平导电图案和层间绝缘层；源接触线，所述源接触线将所述堆叠结构划分成第一堆叠结构和第二堆叠结构；第一栅极图案，所述第一栅极图案在所述第一堆叠结构下方形成为在所述第一方向上与所述第一堆叠结构的和所述源接触线邻近的端部区域交叠；第二栅极图案，所述第二栅极图案在所述第二堆叠结构下方形成为与所述第二堆叠结构的和所述源接触线邻近的端部区域交叠；以及沟道图案，所述沟道图案包括贯通所述堆叠结构的竖直部和设置在所述堆叠结构下方的连接部，所述连接部连接所述竖直部。21.一种制造半导体器件的方法，该方法包括以下步骤：形成其中嵌入有第一导电图案的牺牲组；在所述牺牲组上方形成堆叠结构，其中，所述堆叠结构包括交替地堆叠的第一材料层和第二材料层，并且被划分成与所述第一导电图案交叠的第一区域和从所述第一区域延伸的第二区域；通过经由蚀刻工艺对所述堆叠结构的第一区域进行蚀刻来形成使所述堆叠结构的侧壁暴露的狭缝，该蚀刻工艺在所述第一导电图案被暴露时停止；以及通过对所述第一导电图案的经由所述狭缝暴露的部分进行蚀刻来将所述第一导电图案分隔成栅极图案。22.根...

【专利技术属性】
技术研发人员：崔康植，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR