制造集成电路的方法技术

提供一种制造集成电路的方法。在半导体衬底上形成栅极堆叠。栅极堆叠包括电荷储存膜及上覆在电荷储存膜上的虚拟控制栅极。虚拟控制栅极包含第一材料。由第一材料形成虚拟栅极层，且虚拟栅极层被形成为覆盖半导体衬底及栅极堆叠。使虚拟栅极层凹陷至低于栅极堆叠的顶表面后，将虚拟栅极层图案化，以形成与虚拟控制栅极交界的虚拟选择栅极并形成与虚拟选择栅极及虚拟控制栅极间隔开的虚拟逻辑栅极。在虚拟控制栅极、虚拟选择栅极、及虚拟逻辑栅极间形成有与虚拟控制栅极、虚拟选择栅极及虚拟逻辑栅极的顶表面齐平的顶表面的层间介电层。将虚拟控制栅极、虚拟选择栅极、或虚拟逻辑栅极分别替换为由第二材料形成的控制栅极、选择栅极、或逻辑栅极。

【技术实现步骤摘要】
制造集成电路的方法
本专利技术实施例涉及一种制造集成电路的方法。
技术介绍
嵌入式存储器是在共用集成电路(integratedcircuit，IC)管芯或芯片上与逻辑器件相结合的电子存储器。嵌入式存储器支持逻辑器件的运作，且常与超大规模集成电路(very-large-scaleintegration，VLSI)IC管芯或芯片一起使用。所述集成电路通过消除芯片之间的内连结构而有利地提高性能，并通过在嵌入式存储器与逻辑器件之间共享工艺步骤而有利地减小制造成本。
技术实现思路
本专利技术实施例的一种制造集成电路的方法包括：在半导体衬底上形成栅极堆叠，其中所述栅极堆叠包括电荷储存膜及上覆在所述电荷储存膜上的虚拟控制栅极，且其中所述虚拟控制栅极包含第一材料；形成覆盖所述半导体衬底及所述栅极堆叠的虚拟栅极层，其中所述虚拟栅极层包含所述第一材料；使所述虚拟栅极层的顶表面凹陷至低于所述栅极堆叠的顶表面；将所述虚拟栅极层图案化，以形成虚拟选择栅极并进一步形成与所述虚拟选择栅极及所述虚拟控制栅极间隔开的虚拟逻辑栅极；在所述虚拟控制栅极、所述虚拟选择栅极、及所述虚拟逻辑栅极之间沿侧向形成层间介电层，其中所述层本文档来自技高网...

【技术保护点】
1.一种制造集成电路的方法，其特征在于，所述方法包括：在半导体衬底上形成栅极堆叠，其中所述栅极堆叠包括电荷储存膜及上覆在所述电荷储存膜上的虚拟控制栅极，且其中所述虚拟控制栅极包含第一材料；形成覆盖所述半导体衬底及所述栅极堆叠的虚拟栅极层，其中所述虚拟栅极层包含所述第一材料；使所述虚拟栅极层的顶表面凹陷至低于所述栅极堆叠的顶表面；将所述虚拟栅极层图案化，以形成虚拟选择栅极并进一步形成与所述虚拟选择栅极及所述虚拟控制栅极间隔开的虚拟逻辑栅极；在所述虚拟控制栅极、所述虚拟选择栅极、及所述虚拟逻辑栅极之间沿侧向形成层间介电层，其中所述层间介电层形成有与所述虚拟控制栅极、所述虚拟选择栅极及所述虚拟逻辑栅...

【技术特征摘要】
2017.07.17 US 15/651,4031.一种制造集成电路的方法，其特征在于，所述方法包括：在半导体衬底上形成栅极堆叠，其中所述栅极堆叠包括电荷储存膜及上覆在所述电荷储存膜上的虚拟控制栅极，且其中所述虚拟控制栅极包含第一材料；形成覆盖所述半导体衬底及所述栅极堆叠的虚拟栅极层，其中所述虚拟栅极层包含所述第一材料；使所述虚拟栅极层的顶表面凹陷至低于所述栅极堆叠的顶表面；将所述虚拟栅极层图案化，以...

【专利技术属性】
技术研发人员：杨宗谕，黄仲仁，吴云骥，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71