3D存储器件及其制造方法技术

本申请公开了一种3D存储器件及其制造方法。该方法包括：在半导体衬底上形成沟道柱；以及在半导体衬底上形成第一栅叠层结构与第二栅叠层结构，每个栅叠层结构与沟道柱邻接，并分别包括多个栅极导体和多个层间绝缘层，方法还包括贯穿沟道柱形成第一隔离结构，第一隔离结构将第一栅叠层结构与第二栅叠层结构分隔，其中，在与半导体衬底表面垂直的方向上，每个栅叠层结构的多个栅极导体和多个层间绝缘层交替堆叠，并且第一栅叠层结构的栅极导体和第二栅叠层结构的栅极导体错开设置。通过将第一栅叠层结构的栅极导体和第二栅叠层结构的栅极导体错开设置，从而增大了3D存储器件的存储密度，提高了3D存储器件的空间利用率。

【技术实现步骤摘要】
3D存储器件及其制造方法
本专利技术涉及存储器技术，更具体地，涉及3D存储器件及其制造方法。
技术介绍
存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。现有的3D存储器件主要用作非易失性的闪存。两种主要的非易失性闪存技术分别采用NAND和NOR结构。与NOR存储器件相比，NAND存储器件中的读取速度稍慢，但写入速度快，擦除操作简单，并且可以实现更小的存储单元，从而达到更高的存储密度。因此，采用NAND结构的3D存储器件获得了广泛的应用。在NAND结构的3D存储器件中，主要包括栅叠层结构、贯穿栅叠层结构的沟道柱以及导电通道，采用栅叠层结构提供选择晶体管和存储晶体管的栅极导体，采用沟道柱提供选择晶体管和存储晶体管的沟道层与栅介质叠层，以及采用导电通道实现存储单元串的互连。然而，随着栅叠层结构的层数越来越多，在栅叠层结构中，栅极导体与用于分本文档来自技高网...

【技术保护点】
1.一种制造3D存储器件的方法，包括：在半导体衬底上形成沟道柱；以及在所述半导体衬底上形成第一栅叠层结构与第二栅叠层结构，每个栅叠层结构与所述沟道柱邻接，并分别包括多个栅极导体和多个层间绝缘层，所述方法还包括贯穿所述沟道柱形成第一隔离结构，所述第一隔离结构将所述第一栅叠层结构与所述第二栅叠层结构分隔，其中，在与所述半导体衬底表面垂直的方向上，每个所述栅叠层结构的所述多个栅极导体和所述多个层间绝缘层交替堆叠，并且所述第一栅叠层结构的栅极导体和所述第二栅叠层结构的栅极导体错开设置。

【技术特征摘要】
1.一种制造3D存储器件的方法，包括：在半导体衬底上形成沟道柱；以及在所述半导体衬底上形成第一栅叠层结构与第二栅叠层结构，每个栅叠层结构与所述沟道柱邻接，并分别包括多个栅极导体和多个层间绝缘层，所述方法还包括贯穿所述沟道柱形成第一隔离结构，所述第一隔离结构将所述第一栅叠层结构与所述第二栅叠层结构分隔，其中，在与所述半导体衬底表面垂直的方向上，每个所述栅叠层结构的所述多个栅极导体和所述多个层间绝缘层交替堆叠，并且所述第一栅叠层结构的栅极导体和所述第二栅叠层结构的栅极导体错开设置。2.根据权利要求1所述的方法，其中，形成所述第一栅叠层结构与所述第二栅叠层结构的步骤包括：在所述半导体衬底上形成绝缘叠层结构，包括多个第一层间绝缘层与多个第二层间绝缘层，所述第一隔离结构贯穿所述绝缘叠层结构；形成贯穿所述绝缘叠层结构的栅线缝隙；经由所述栅线缝隙将将所述第一隔离结构一侧的所述第一层间绝缘层替换为栅极导体，形成第一栅叠层结构；以及经由所述栅线缝隙将所述第一隔离结构另一侧的所述第二层间绝缘层替换为栅极导体，形成第二栅叠层结构。3.根据权利要求2所述的方法，其中，替换所述第一层间绝缘层形...

【专利技术属性】
技术研发人员：胡斌，肖莉红，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42