三维存储器件制造技术

公开了三维(3D)存储器件的实施例。在示例中，3D存储器件包括衬底、设置在衬底上的外围设备、设置在外围设备之上并包括多个导体/电介质层对的存储堆叠层、以及多个存储器串。每个存储器串垂直延伸穿过存储堆叠层，并且包括漏极选择栅和漏极选择栅之上的源极选择栅。在存储堆叠层的阶梯结构中的沿着远离衬底的垂直方向的导体/电介质层对的边缘朝向存储器串横向交错排列。

Three-dimensional memory devices

An embodiment of a three-dimensional (3D) memory device is disclosed. In an example, a 3D memory device includes a substrate, a peripheral device mounted on the substrate, a storage stack layer mounted on the peripheral device and comprising a plurality of conductor/dielectric layer pairs, and a plurality of memory strings. Each memory string extends vertically through the storage stack layer and includes a drain selection gate and a source selection gate above the drain selection gate. In the stepped structure of the storage stack layer, the edges of the conductor/dielectric layer pairs in the vertical direction away from the substrate are arranged horizontally and staggeringly toward the memory string.

【技术实现步骤摘要】
【国外来华专利技术】三维存储器件
技术介绍
本公开的实施例涉及三维(3D)存储器件及其制造方法。通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，平面存储单元的存储密度接近上限。3D存储器架构可以解决平面存储单元中的密度限制。3D存储器架构包括存储阵列和用于控制进出存储阵列的信号的外围设备。
技术实现思路
本文公开了3D存储器件的实施例。在一个示例中，3D存储器件包括衬底、设置在衬底上的外围设备、设置在外围设备之上并包括多个导体/电介质层对的存储堆叠层、以及多个存储器串。每个存储器串垂直延伸穿过存储堆叠层，并且包括漏极选择栅和漏极选择栅之上的源极选择栅。在存储堆叠层的阶梯结构中的沿着远离衬底的垂直方向的导体/电介质层对的边缘朝向存储器串横向交错排列。在另一示例中，3D存储器件包括衬底、设置在衬底上的外围设备、设置在外围设备之上并包括多个导体/电介质层对的存储堆叠层、每个垂直延伸穿过存储堆叠层的多个存储器串、设置在存储器串之上的第一互连层、设置在存储器串之下的第二互连层、多个第一通孔触点和多个第二通孔本文档来自技高网...

【技术保护点】
1.一种三维(3D)存储器件，包括：衬底；设置在所述衬底上的外围设备；存储堆叠层，其设置在所述外围设备之上并包括多个导体/电介质层对；以及多个存储器串，每个所述存储器串垂直延伸穿过所述存储堆叠层，并包括漏极选择栅和所述漏极选择栅之上的源极选择栅，其中，所述存储堆叠层的阶梯结构中的沿着远离所述衬底的垂直方向的所述导体/电介质层对的边缘朝向所述存储器串横向交错排列。

【技术特征摘要】
【国外来华专利技术】1.一种三维(3D)存储器件，包括：衬底；设置在所述衬底上的外围设备；存储堆叠层，其设置在所述外围设备之上并包括多个导体/电介质层对；以及多个存储器串，每个所述存储器串垂直延伸穿过所述存储堆叠层，并包括漏极选择栅和所述漏极选择栅之上的源极选择栅，其中，所述存储堆叠层的阶梯结构中的沿着远离所述衬底的垂直方向的所述导体/电介质层对的边缘朝向所述存储器串横向交错排列。2.如权利要求1所述的3D存储器件，还包括设置在所述存储器串之上的第一互连层。3.如权利要求1或2所述的3D存储器件，还包括在所述存储器串和所述外围设备之间的键合界面。4.如权利要求3所述的3D存储器件，还包括在所述键合界面与所述外围设备之间的第二互连层以及在所述键合界面与所述存储器串之间的第三互连层。5.如权利要求2所述的3D存储器件，还包括多个第一通孔触点，其中每个所述第一通孔触点包括与所述导体/电介质层对中的一个导体/电介质层对中的导体层接触的下端和与所述第一互连层接触的上端。6.如权利要求1-5中任一项所述的3D存储器件，还包括分别在所述多个存储器串之下并与所述多个存储器串接触的多个第二通孔触点。7.如权利要求1-6中任一项所述的3D存储器件，其中每个所述存储器串包括位于所述存储器串的上端的半导体插塞。8.如权利要求7所述的3D存储器件，其中，所述半导体插塞包括单晶硅。9.如权利要求7或8所述的3D存储器件，还包括多个第三通孔触点，其中每个所述第三通孔触点包括与所述半导体插塞之一接触的下端和与所述第一互连层接触的上端。10.如权利要求1-9中任一项所述的3D存储器件，其中每个所述存储器串包括：垂直延伸穿过所述导体/电介质层对的半导体沟道；所述导体/电介质层对与所述半导体沟道之间的隧穿层；以及所述隧穿层与所述导体/电介质层对之间的存储层。11.一种三维(3D)存储器件，包括：衬底；设置在所述衬底上的外围设备；存储堆叠层，其设置在所述外围设备之上并包括多个导体/电介质层对；多个存储器串，每个所述存储器串垂直延伸穿过所述存储堆叠层；设置在所述存储器串之上的第一互连层，和设置在所述存储器串之下的第二互连层；多个第一通孔触点，每个所述第一通孔触点包括与所述导体/电介质层对中的一个导体/电介质层对中的导体层接触的下端和与所述第一互连层接触的上端；以及多个第二通孔触点，每个所述第二通孔触点包括与所述第二互连层接触的下端和与所述存储器串之一接触的上端。12.如权利要求11所述的3D存储器件，其中所述存储堆叠层的阶梯结构中的沿着远离所述衬底的垂直方向的所述导体/电介质层对的边缘朝向所述存储器串横向交错排列。13.如权利要求11或12所述的3D存储器件，其中每个所述存储器串包括...

【专利技术属性】
技术研发人员：陈俊，朱继锋，吕震宇，胡禺石，董金文，姚兰，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42