3D存储器件的制造方法及3D存储器件技术

本申请公开了一种3D存储器件的制造方法及3D存储器件。3D存储器件包括：叠层结构，所述叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层；贯穿所述叠层结构的多个沟道柱；位于所述叠层结构的第一表面和第二表面之一上的多条位线；以及位于所述叠层结构的所述第一表面和第二表面另一个上的公共源线，其中，所述多个沟道柱的一端分别连接到所述多条位线中的相应位线，另一端共同连接到所述公共源线。该3D存储器件采用分别位于3D存储器件堆叠结构的第一表面和第二表面的公共源线和位线，双面布线降低了布线密度，增加了布线宽度，降低了工艺难度，简化了制造工艺，从而提高3D存储器件的良率和可靠性。

【技术实现步骤摘要】
3D存储器件的制造方法及3D存储器件
本专利技术涉及存储器
，更具体地，涉及3D存储器件的制造方法及3D存储器件。
技术介绍
存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。现有的3D存储器件主要用作非易失性的闪存。两种主要的非易失性闪存技术分别采用NAND和NOR结构。与NOR存储器件相比，NAND存储器件中的读取速度稍慢，但写入速度快，擦除操作简单，并且可以实现更小的存储单元，从而达到更高的存储密度。因此，采用NAND结构的3D存储器件获得了广泛的应用。在NAND结构的3D存储器件中，采用叠层结构提供选择晶体管和存储晶体管的栅极导体，采用大量金属布线提供晶体管与外部电路的电连接。期望进一步改进3D存储器件的结构及其制造方法，以提高3D存储器件的良率和可靠性。
技术实现思路
鉴于上述问题，本专利技术的目的在于提供一种3D存储器件的本文档来自技高网...

【技术保护点】
1.一种3D存储器件的制造方法，包括：形成叠层结构，所述叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层；形成贯穿所述叠层结构的多个沟道柱；在所述叠层结构的第一表面和第二表面之一上形成多条位线；以及在所述叠层结构的所述第一表面和第二表面另一个上形成公共源线，其中，所述多个沟道柱的一端分别连接到所述多条位线中的相应位线，另一端共同连接到所述公共源线。

【技术特征摘要】
1.一种3D存储器件的制造方法，包括：形成叠层结构，所述叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层；形成贯穿所述叠层结构的多个沟道柱；在所述叠层结构的第一表面和第二表面之一上形成多条位线；以及在所述叠层结构的所述第一表面和第二表面另一个上形成公共源线，其中，所述多个沟道柱的一端分别连接到所述多条位线中的相应位线，另一端共同连接到所述公共源线。2.根据权利要求1所述的制造方法，其中，所述多个沟道柱包括彼此相邻的第一组沟道柱和第二组沟道柱，所述第一组沟道柱相连接的所述多条位线位于所述叠层结构的所述第一表面上，所述第一组沟道柱相连接的所述公共源线位于所述叠层结构的所述第二表面上，所述第二组沟道柱相连接的所述多条位线位于所述叠层结构的所述第二表面上，所述第二组沟道柱相连接的所述公共源线位于所述叠层结构的所述第一表面上，其中，所述多条位线和公共源线在所述第一表面和所述第二表面交错分布。3.根据权利要求1所述的制造方法，还包括：形成与所述叠层结构的所述第一表面和/或第二表面相邻的CMOS电路。4.根据权利要求3所述的制造方法，还包括：形成导电通道，所述导电通道贯穿所述叠层结构；所述叠层结构的第一表面和第二表面之一上的多条位线通过所述导电通道连接至与所述第一表面和第二表面另一个相邻的CMOS电路。5.根据权利要求3所述的制造方...

【专利技术属性】
技术研发人员：胡斌，肖莉红，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42