半导体结构制造技术

本发明专利技术提出一种半导体结构，包括：半导体装置、第一导电层以及栅极通路。半导体装置包括上表面、栅极端、源极端以及漏极端。第一导电层放置上表面且耦接至源极端。栅极通路与第一导电层相互重叠且耦接至栅极端，栅极通路以及第一导电层用以产生栅极端以及源极端之间的寄生电容。

【技术实现步骤摘要】
半导体结构
本专利技术涉及一种消除米勒导通(millerturn-on)的晶体管结构，特别涉及一种消除米勒导通的封闭的栅极通路(gaterunner)。
技术介绍
目前大多数开关应用中所面临的最常见的问题为，由寄生米勒电容所导致的寄生导通效应。图1是显示晶体管的栅极-漏极电容以及栅极-源极电容。如图1所示，晶体管10包括栅极-漏极电容Cgd以及栅极-源极电容Cgs。当晶体管10为不导通且接收交流电流IAC时，交流电流IAC流经栅极-漏极电容Cgd以及栅极-源极电容Cgs，使得栅极电压VG上升。一旦栅极电压VG够高而将晶体管10导通时，会产生额外的功率损耗以及误动作，此即为所谓的米勒导通。因此，消除米勒导通的半导体结构非常重要。
技术实现思路
有鉴于此，本专利技术提出一种半导体结构，包括：一半导体装置、一第一导电层以及一栅极通路。上述半导体装置包括一上表面、一栅极端、一源极端以及一漏极端。上述第一导电层放置上述上表面且耦接至上述源极端。上述栅极通路与第一导电层相互重叠且耦接至上述栅极端，其中上述栅极通路以及上述第一导电层用以产生上述栅极端以及上述源极端之间的一寄生电容。根据本专利技术的一实本文档来自技高网...

【技术保护点】
1.一种半导体结构，包括：一半导体装置，包括一上表面、一栅极端、一源极端以及一漏极端；一第一导电层，放置上述上表面且耦接至上述源极端；以及一栅极通路，与第一导电层相互重叠且耦接至上述栅极端，其中上述闸通路线以及上述第一导电层用以产生上述栅极端以及上述源极端之间的一寄生电容。

【技术特征摘要】
2017.07.20 US 15/655,2411.一种半导体结构，包括：一半导体装置，包括一上表面、一栅极端、一源极端以及一漏极端；一第一导电层，放置上述上表面且耦接至上述源极端；以及一栅极通路，与第一导电层相互重叠且耦接至上述栅极端，其中上述闸通路线以及上述第一导电层用以产生上述栅极端以及上述源极端之间的一寄生电容。2.如权利要求1所述的半导体结构，其中上述第一导电层为一场板。3.如权利要求1所述的半导体结构，其中上述栅极通路是放置上述第一导电层之上。4.如权利要求3所述的半导体结构，还包括：一第一绝缘层，放置于上述第一导电层以及上述上表面之间；以及一第二绝缘层，放置于上述第一导电层以及上述栅极通路之间。5.如权利要求3所述的半导体结构，其中上述导电层划分为一第一部分以及一第二部分，其中上述栅极通路是与上述第一部分以及上述第二部分相互重叠。6.如权利要求1所述的半导体结构，其中上述第一导电层是与上述栅极通路相互交错。7.如权利要求3所述的半导体结构，还包括：一第二导电层，放置于上述栅极通路以及上述第一导电层的上且耦接至上述源极端，其中上述第二导电层以及上述栅极端用以产生上述寄生电容；以及一第三绝缘层，放置于上述栅极通路以及上述第二导电层之间。8.如权利要求7所述的半导体结构，其中上述第二导电层为一场板。9.如权利要求7所述的半导体结构，还包括：一金属层，放置于上述第二导电层的上且耦接至上述栅极端，其中上述第二导电层以及上述金属层用以产生上述寄生电容；以及一第四绝缘层，放置于上述金属层以及上述第二导电层之间。10.如权利要求9所述的半导体结构，其中上述第二导电层具有一孔洞，其中上述栅极通路通过上述孔洞电性耦接至上述金属层。11.如权利要求10所述的半导体结构，其中上述第一导电层被分成为一第一部分以及一第二部分，其中上述栅极通路是与上述第一部分以及上述第二部分相互重叠。12.如权利要求1所述的半导体结构，其中上述栅极通路放置于上述第一导电层以及上述上表面之间。13.如权利要求12所述的半导体结构，还包括：一第一绝缘层，放置于上述栅极通路以及上述上表面之间；以及一第二绝缘层，放置于上述第一导电层以及上述栅极通路之间。14.一种半导体结构，包括：一三五族装置，包括一上表面、一栅极端、一源极端以一漏极端；一第一导...

【专利技术属性】
技术研发人员：廖文甲，刘滢溱，江承庭，
申请(专利权)人：台达电子工业股份有限公司，
类型：发明
国别省市：中国台湾,71