瞬时电压抑制装置制造方法及图纸

本发明专利技术公开了一种瞬时电压抑制装置，包含一轻掺杂半导体结构、一第一掺杂井区、一第一重掺杂区、一第一埋区与一第二重掺杂区。轻掺杂半导体结构属于第一导电型。第一掺杂井区属于第二导电型，并设于轻掺杂半导体结构中。第一重掺杂区属于第二导电型，并设于第一掺杂井区中。第一埋区属于第一导电型，并设于轻掺杂半导体结构中，且位于第一埋区的下方。第一埋区邻接第一掺杂井区。第二重掺杂区属于第二导电型，并设于轻掺杂半导体结构中。

Instantaneous Voltage Suppression Device

The invention discloses an instantaneous voltage suppression device, which comprises a light doped semiconductor structure, a first doped well area, a first heavily doped area, a first buried area and a second heavily doped area. The lightly doped semiconductor structure belongs to the first conductive type. The first doped well area belongs to the second conductive type and is located in the light doped semiconductor structure. The first heavy doping zone belongs to the second conductive type and is located in the first doping well zone. The first buried area belongs to the first conductive type and is located in a lightly doped semiconductor structure, and is located below the first buried area. The first buried area is adjacent to the first doped well area. The second heavily doped region belongs to the second conductive type and is located in the lightly doped semiconductor structure.

【技术实现步骤摘要】
瞬时电压抑制装置
本专利技术涉及一种抑制装置，且特别关于一种能较深的崩溃接面的瞬时电压抑制装置。
技术介绍
由于集成电路(IntegratedCircuit)的制作已进入纳米级的工艺水平，芯片内部电晶体的尺寸能够愈做愈小，然而这些芯片确很容易受到静电放电(ESD)的冲击而损伤，再加上一些消费性电子产品，如笔记本电脑或手机亦作的比以前更加轻薄短小，对ESD冲击的承受能力更为降低。对于这些电子产品，若没有利用适当的ESD保护装置来进行保护，则电子产品很容易受到ESD的冲击，而造成电子产品发生统重新启动，甚至硬件受到伤害而无法复原的问题。目前，所有的电子产品都被要求能通过IEC61000-4-2标准的ESD测试需求。对于电子产品的ESD问题，使用瞬时电压抑制器(TVS)是较为有效的解决方法，让ESD能量快速通过TVS予以释放，避免电子产品受到ESD的冲击而造成伤害。TVS的工作原理如图1所示，在印刷电路板(PCB)上，瞬时电压抑制器10并联欲保护电路12，当ESD情况发生时，瞬时电压抑制器10瞬间被触发，同时，瞬时电压抑制器10亦可提供一低电阻路径，以供瞬时的ESD电流进行放电，让ESD瞬本文档来自技高网...

【技术保护点】
1.一种瞬时电压抑制装置，其特征在于，包含：一轻掺杂半导体结构，属于第一导电型；一第一掺杂井区，属于第二导电型，该第一掺杂井区设于该轻掺杂半导体结构；一第一重掺杂区，属于该第二导电型，该第一重掺杂区设于该第一掺杂井区中；一第一埋区，属于该第一导电型，该第一埋区设于该轻掺杂半导体结构中，并位于该第一掺杂井区的下方，该第一埋区邻接该第一掺杂井区；以及一第二重掺杂区，属于该第二导电型，该第二重掺杂区设于该轻掺杂半导体结构中。

【技术特征摘要】
2018.08.20 US 16/105,3101.一种瞬时电压抑制装置，其特征在于，包含：一轻掺杂半导体结构，属于第一导电型；一第一掺杂井区，属于第二导电型，该第一掺杂井区设于该轻掺杂半导体结构；一第一重掺杂区，属于该第二导电型，该第一重掺杂区设于该第一掺杂井区中；一第一埋区，属于该第一导电型，该第一埋区设于该轻掺杂半导体结构中，并位于该第一掺杂井区的下方，该第一埋区邻接该第一掺杂井区；以及一第二重掺杂区，属于该第二导电型，该第二重掺杂区设于该轻掺杂半导体结构中。2.如权利要求1所述的瞬时电压抑制装置，其特征在于，该第一导电型为N型，该第二导电型为P型。3.如权利要求2所述的瞬时电压抑制装置，其特征在于，更包含一P型基板，该轻掺杂半导体结构为轻掺杂井区，其设于该P型基板中。4.如权利要求2所述的瞬时电压抑制装置，其特征在于，该轻掺杂半导体结构为轻掺杂半导体基板。5.如权利要求1所述的瞬时电压抑制装置，其特征在于，该第一导电型为P型，该第二导电型为N型。6.如权利要求5所述的瞬时电压抑制装置，其特征在于，更包含一N型基板，该轻掺杂半导体结构为轻掺杂井区，其设于该N型基板中。7.如权利要求5所述的瞬时电压抑制装置，其特征在于，该轻掺杂半导体结构为轻掺杂半导体基板。8.如权利要求1所述的瞬时电压抑制装置，其特征在于，该轻掺杂半导体结构为浮接。9.如权利要求1所述的瞬时电压抑制装置，其特征在于，更包含：一第二掺杂井区，属于该第二导电型，该第二掺杂井区设于该轻掺杂半导体结构中，该第二重掺杂区设于该第二掺杂井区中；以及...

【专利技术属性】
技术研发人员：林昆贤，陈子平，庄哲豪，
申请(专利权)人：晶焱科技股份有限公司，
类型：发明
国别省市：中国台湾,71