用于不同尺寸的管芯的多芯片封装制造技术

公开了与用于不同尺寸的半导体管芯的堆叠体的集成封装相关联的设备、方法和存储介质。在实施例中，包括不同尺寸的管芯的设备可以包括具有第一侧和与第一侧相对的第二侧的第一管芯以及具有第一侧和与第一侧相对的第二侧的第二较小管芯。第一管芯的第二侧可以比第二管芯的第一侧小，并且可以与第二管芯的第一侧耦合，以使得第二管芯的第一侧的部分被暴露。该设备可以包括与第二管芯的第一侧的该部分耦合并从该部分延伸通过外壳到达与外壳的一侧耦合的重新分布层以将管芯电耦合的引线。可以公开和/或主张其它实施例。

Multi-chip Packaging for Tube Cores of Different Sizes

Devices, methods and storage media associated with integrated packaging of stacks for different sizes of semiconductor tube cores are disclosed. In an embodiment, a device comprising a core of different sizes may include a first core with a first side and a second side opposite to the first side and a second smaller core with a first side and a second side opposite to the first side. The second side of the first core can be smaller than the first side of the second core, and can be coupled with the first side of the second core to expose the first side of the second core. The device may include a lead that is coupled to the first side of the second core and extends from the part through the housing to a redistribution layer coupled to the side of the shell to electrically couple the core. Other embodiments may be disclosed and/or advocated.

【技术实现步骤摘要】
【国外来华专利技术】用于不同尺寸的管芯的多芯片封装相关申请本申请要求2016年6月29日提交的标题为“MULTICHIPPACKAGINGFORDICEOFDIFFERENTSIZES”的美国申请15/197,494的优先权。
本公开涉及用于针对不同尺寸的管芯的多芯片封装的技术。
技术介绍
本文提供的
技术介绍
的目的在于总体上给出本公开的语境。除非在本文中另外指明，否则本节中描述的材料并不是本申请中权利要求的现有技术，并且并不是通过包括在本节中而被认为是现有技术。倒装芯片和/或TSV(穿硅过孔)技术可以用于多芯片封装(MCP)。然而，为了避免设计复杂性和/或与倒装芯片和/或TSV技术相关联的成本，或出于其它原因，可能优选的是引线接合。在典型的引线接合示例中，多芯片封装(MCP)可以利用印刷电路板(PCB)。PCB上的接合指可以布置于PCB上的一个或多个芯片周围以提供对应于外部器件的接触点。可以从芯片的相对于PCB的表面升高的表面向下朝向接合指悬挂引线。随着接合密度(接合引线的数量)增大，悬挂的引线之间所需的净空量(为避免短路)可能变得不可行和/或PCB的接合指的尺寸可能需要很大，以使得必要引线能够连接到衬底，这可能会影响封装的xy尺度。而且，在多层级情形(即，管芯的堆叠体)中，可能不能在将接近PCB的层级上的所有焊盘都接合之前将与PCB相距最远的层级上的焊盘接合。附图说明结合附图根据以下具体实施方式，将容易理解实施例。为了方便这种描述，类似的附图标记指示类似的结构元件。在附图的图中通过示例而非限制的方式示出了实施例。图1示出了根据各种实施例的用于不同尺寸管芯的多芯片封装的管芯。图2示出了根据各种实施例的图1的多芯片封装的示例的截面图，图1的多芯片封装包括包围从芯片表面延伸的引线的外壳。图3示出了根据各种实施例的图2的示例的等距视图，其示出了被外壳暴露的引线的端部。图4示出了根据各种实施例的图3的示例的截面图，其包括耦合到引线的端部的重新分布层(RDL)。图5示出了用于形成针对不同尺寸的半导体管芯的堆叠体的集成电路封装的过程。图6示出了根据各种实施例的可以采用本文所述的设备和/或方法的示例性计算装置。具体实施方式本文公开了与用于不同尺寸的半导体管芯的堆叠体的集成封装相关联的设备、方法和存储介质。在实施例中，包括不同尺寸的管芯的设备可以包括具有第一侧和与第一侧相对的第二侧的第一管芯以及具有第一侧和与第一侧相对的第二侧的第二较小管芯。第一管芯的第二侧可以比第二管芯的第一侧小并且可以与其耦合，以使得第二管芯的第一侧的部分被暴露。该设备可以包括与第二管芯的第一侧的该部分耦合并从该部分延伸通过外壳到达与外壳的一侧耦合的重新分布层(RDL)以将管芯电耦合的引线。在一些实施例中，该设备可以包括与第一管芯的第一侧耦合并从其延伸通过外壳到达RDL的引线。可以公开和/或主张其它实施例。在以下具体实施方式中，将参考形成其一部分的附图，在整个附图中，类似的附图标记指示类似的部分，并且在附图中通过示例的方式示出了可以实践的实施例。应当理解，可以利用其它实施例并且可以做出结构或逻辑上的改变而不脱离本公开的范围。因此，以下具体实施方式不应被理解为限制性意义，并且实施例的范围仅由所附权利要求及其等同物界定。在附带的说明书中公开了本公开的各方面。可以设计出本公开的替代实施例及其等同物而不脱离本公开的精神或范围。应当指出，下文公开的类似元件由附图中的类似附图标记指示。各种操作可以按照最有助于理解所主张主题的方式被描述为依次多个分立动作或操作。然而，描述的次序不应被解释为暗示这些操作必需依赖于次序。具体而言，可以不按照呈现的次序执行这些操作。可以按照与所描述的实施例不同的次序执行所描述的操作。在额外的实施例中，可以执行各种额外操作和/或可以省略所描述的操作。出于本公开的目的，短语“A和/或B”表示(A)、(B)或(A和B)。出于本公开的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。说明书可以使用短语“在实施例中”，其可以指代相同或不同的实施例中的一个或多个。此外，关于本公开的实施例使用的术语“包括”、“具有”等是同义的。如本文所用，术语“电路”可以指代或包括以下各项或者是以下各项的部分：专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的处理器(共享、专用或组)和/或存储器(共享、专用或组)、组合逻辑电路、和/或提供所述功能的其它适当部件。图1示出了根据各种实施例的用于不同尺寸的管芯的多芯片封装100的管芯110和管芯120。第一管芯110的一侧可以耦合到第二管芯120的较大侧，从而可以暴露第二管芯120的一侧的一部分126。引线125可以与第二管芯120的一侧的该暴露部分126耦合并从该暴露部分126延伸，例如，引线125可以接合到第二管芯120的一侧的暴露部分126上的焊盘121。较短的引线115可以从第一管芯110的与耦合侧相对的一侧延伸，例如，引线115可以接合到第一管芯110的焊盘111。为了简洁起见仅示出了引线115和125中的一些；然而，应当理解，引线115和125可以形成于焊盘111和121中的一些(例如全部)上。现在参考图2，示出了图1的多芯片封装100的示例的截面图。外壳130包围引线115和125并可以覆盖第二管芯120的一侧的暴露部分和第一管芯110的延伸出引线115的一侧。在例示的实施例中，外壳130不覆盖第二管芯120的与第二管芯120的暴露部分的一侧相对的一侧。然而，在其它实施例中，外壳可以覆盖对应于堆叠体的两端的侧面。现在参考图3，示出了图2的示例的等距视图，其示出了被外壳130暴露的引线115和125的端部。在一些实施例中，可以去除外壳130的一部分以暴露引线115和125的端部。如图1那样，其中为了简洁起见仅示出了引线115和125中的一些，为了简洁起见仅示出了引线115和125的暴露端部中的一些。在一些实施例中，可以向外壳130应用研磨工艺，以使得外壳与引线115和125的端部共面。然而，在其它实施例中，可以使用诸如化学蚀刻、等离子体蚀刻、研磨等或其组合的任何去除工艺来去除外壳130的部分。现在参考图4，示出了图3的示例的截面图，其包括耦合到引线115和125的端部的重新分布层(RDL)150。在重新分布层技术中，可以在晶片制造之后的晶片上形成额外的电路，这样可以使得电信号能够从晶片顶部的一个位置路由到另一个位置。在一些示例中，重新分布层技术可以利用额外金属层(典型为一个到两个层)与电介质层组合。可以使金属和电介质层交织以在与底部金属层电隔离的顶部金属层上保持电路。一些重新分布层包括集成电路上的与集成电路接触的额外金属层，例如，在其它位置中可得的集成电路的I/O(输入/输出)焊盘。可以使用任何重新分布层技术(例如，当前有的或稍晚开发的)形成RDL150。RDL150可以提供芯片到芯片互连以将第一管芯110的选定连接耦合到第二管芯120的选定连接。RDL150可以经由多芯片封装的外部接口提供器件到器件互连。例如，具有多芯片封装的第一器件可以经由第一器件的外部接口耦合到外部第二器件。第一器件的外部接口可以是RDL150和/或形成于RDL本文档来自技高网...

【技术保护点】
1.一种设备，包括：具有第一侧和与第一侧相对的第二侧的第一管芯；具有第一侧和与第一侧相对的第二侧的第二管芯，所述第一管芯的第二侧比所述第二管芯的第一侧小，并且与所述第二管芯的第一侧耦合，以使得所述第二管芯的第一侧的部分被暴露；与所述第二管芯的第一侧的所述部分耦合并从所述第二管芯的第一侧的所述部分延伸的第一多个引线；与所述第一管芯的第一侧耦合并从所述第一管芯的第一侧延伸的第二多个引线；包围所述第一多个引线和所述第二多个引线并覆盖所述第一管芯的第一侧和所述第二管芯的第一侧的所述部分的外壳，其中，所述第一多个引线和所述第二多个引线的端部在所述外壳的与直接与所述第一管芯和所述第二管芯相邻的第二侧相对的第一侧处被暴露；以及与所述外壳的第一侧耦合并与所述第一多个引线和所述第二多个引线电耦合的重新分布层(RDL)。

【技术特征摘要】
【国外来华专利技术】2016.06.29 US 15/197,4941.一种设备，包括：具有第一侧和与第一侧相对的第二侧的第一管芯；具有第一侧和与第一侧相对的第二侧的第二管芯，所述第一管芯的第二侧比所述第二管芯的第一侧小，并且与所述第二管芯的第一侧耦合，以使得所述第二管芯的第一侧的部分被暴露；与所述第二管芯的第一侧的所述部分耦合并从所述第二管芯的第一侧的所述部分延伸的第一多个引线；与所述第一管芯的第一侧耦合并从所述第一管芯的第一侧延伸的第二多个引线；包围所述第一多个引线和所述第二多个引线并覆盖所述第一管芯的第一侧和所述第二管芯的第一侧的所述部分的外壳，其中，所述第一多个引线和所述第二多个引线的端部在所述外壳的与直接与所述第一管芯和所述第二管芯相邻的第二侧相对的第一侧处被暴露；以及与所述外壳的第一侧耦合并与所述第一多个引线和所述第二多个引线电耦合的重新分布层(RDL)。2.根据权利要求1所述的设备，其中，所述RDL电连接所述第一多个引线中的至少一个引线和所述第二多个引线中的至少一个引线。3.根据权利要求1所述的设备，还包括电连接到所述RDL的外部接口。4.根据权利要求1所述的设备，其中，所述外壳的第一侧是平滑的，并且所述第一引线和所述第二引线的暴露端部被刻痕或抛光。5.根据权利要求1所述的设备，其中，所述第一多个引线被接合到所述第二管芯的第一侧的所述部分上的焊盘。6.根据权利要求1所述的设备，其中，所述第二多个引线被接合到所述第一管芯的第一侧上的焊盘。7.根据权利要求1所述的设备，其中，所述第一多个引线比所述第二多个引线长。8.根据权利要求1所述的设备，其中，所述第一多个引线和所述第二多个引线的包括所述第一多个引线和所述第二多个引线的所述端部的端部部分与所述RDL垂直。9.根据权利要求8所述的设备，其中，所述第一多个引线和所述第二多个引线的其它端部的端部部分分别与所述第一管芯的第一侧和所述第二管芯的第一侧垂直。10.根据权利要求1-8中的任一项所述的设备，其中，所述第一多个引线和所述第二多个引线的端部与所述外壳的第一侧共面。11.一种方法，包括：耦合具有第一侧和与第一侧相对的第二侧的第一管芯以及具有第一侧和与第一侧相对的第二侧的第二管芯，其中，所述第一管芯的第二侧比所述第二管芯的第一侧小，并且与所述第二管芯的第一侧耦合，以使得所述第二管芯的第一侧的部分被暴露；形成包围从所述第二管芯的第一侧的所述部分延伸的第一引线和从所述第一管芯的第一侧延伸的第二引线并覆盖所述第一管芯的第一侧和所述第二管芯的第一侧的所述部分的外壳，其中，所述第一多个引线和所述第二多个引线的端部在所述外壳的与直接与所述第一管芯和所述第二管芯相邻的第二侧相对的第一侧处被暴露；以...

【专利技术属性】
技术研发人员：S·S·绍贾伊，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US