基准源及其集成电路制造技术

本发明专利技术公开了一种基准源及其集成电路，基准源包含：启动回路、镜像电流源、偏置回路及带隙电压源；启动回路接收电源输出的电力提供启动偏置电流；镜像电流源根据启动偏置电流提供两个恒定偏置电流；偏置回路包含多个晶体管，多个晶体管根据两个恒定偏置电流提供两个恒定偏置电压；带隙电压源根据两个恒定偏置电流及两个恒定偏置电压输出一基准输出电压。

【技术实现步骤摘要】
基准源及其集成电路
本专利技术涉及一种基准源，具体地说，尤其涉及一种双极型宽电压低功耗的基准源。
技术介绍
基准源被大量用于电源电路中。从器件类型来分：有双极型、MOS型和双极型与MOS混合型；从电源电压来分：有低压工作、高压工作和宽电压工作；从功率消耗来分：有低功耗和一般功耗。现有双极型基准源制作工艺简单、耐高压工作、也可以低功耗工作，但是如果要实现带隙电压源的两个恒定偏置电压不太容易。现有基准源大都采用运放反馈回路实现，但这种方式使得电路结构复杂。
技术实现思路
本专利技术所要解决的技术问题在于提供一种基准源，其中，包含：启动回路，接收电源输出的电力提供启动偏置电流；镜像电流源，根据所述启动偏置电流提供二个恒定偏置电流；偏置回路，包含多个晶体管，所述多个晶体管根据所述二个恒定偏置电流提供两个恒定偏置电压；带隙电压源，根据所述二个恒定偏置电流及所述两个恒定偏置电压输出一基准输出电压。上述的基准源，其中，所述偏置回路包含：第一晶体管、第二晶体管、第三晶体管、第四晶体管及第一电阻；所述第一晶体管及所述第二晶体管共基极连接后耦接于所述第三晶体管的集电极及所述第四晶体管的发射极，所述第一晶体管及所述第二晶体管的集电极耦接于所述镜像电流源，所述第一晶体管及所述第二晶体管的发射极耦接于所述带隙电压源，所述第三晶体管的发射极通过所述第一电阻耦接于所述电源，所述第四晶体管的集电极接地，所述第四晶体管的基极耦接于所述带隙电压源；其中所述第一晶体管及所述第二晶体管的集电极对应地接收所述两个恒定偏置电流，所述第四晶体管的发射极输出恒定电压，所述第一晶体管及所述第二晶体管接收所述恒定电压后，所述第一晶体管及所述第二晶体管的发射极分别输出所述恒定偏置电压。上述的基准源，其中，所述启动回路包含：第五晶体管、第六晶体管、第二电阻及第三电阻；所述第五晶体管的基极与集电极短接后通过所述第二电阻耦接于所述电源，所述第五晶体管的发射极通过所述第三电阻接地，第六晶体管的基极耦接于所述第五晶体管的基极与集电极，第六晶体管的集电极耦接于所述镜像电流源，所述第六晶体管的发射极耦接于所述带隙电压源。上述的基准源，其中，所述镜像电流源包含：第七晶体管、第八晶体管、第九晶体管、第十晶体管、第四电阻及第五电阻；所述第七晶体管及所述第八晶体管共基极连接后耦接于所述第三晶体管的基极，所述第七晶体管的发射极通过所述第四电阻耦接于所述电源，所述第八晶体管的发射极通过所述第五电阻耦接于所述电源，所述第七晶体管的发射极与基极短接，所述第九晶体管的基极耦接于所述第十晶体管的基极，所述第九晶体管的发射极电性连于所述第七晶体管的集电极，所述第九晶体管的集电极电性连于所述第一晶体管的集电极，所述第十晶体管的发射极电性连于所述第八晶体管的集电极，所述第十晶体管的集电极与基极短接后所电性连于所述第二晶体管的集电极及所述第六晶体管的集电极。上述的基准源，其中，所述带隙电压源包含：第十一晶体管、第十二晶体管、第六电阻及第七电阻；所述第十一晶体管及所述第十二晶体管共基极连接后耦接于所述第四晶体管的基极，所述第十一晶体管及所述第十二晶体管共基极连接后还引出基准电压输出端，所述第十一晶体管的集电极耦接于所述第一晶体管的发射极，所述第十二晶体管的集电极耦接于所述第二晶体管的发射极，所述第十二晶体管耦接于所述第六电阻的一端，所述第十一晶体的发射极耦接于所述第六电阻的另一端、所述第七电阻的一端及所述第六晶体管的发射极，所述第七电阻的另一端接地。上述的基准源，其中，还包含第一电容，其两端分别耦接于所述电源及所述第二晶体管的集电极。上述的基准源，其中，还包含基准电流源，耦接于所述电源、所述偏置回路及所述基准电压输出端，所述基准电流源提供一基准电流上述的基准源，其中，所述基准电流源包含：第十三晶体管、第十四晶体管、第八电阻、第九电阻及第二电容；所述第十三晶体管的基极耦接于所述第一晶体管的集电极，所述第十三晶体管的发射极耦接于所述基准电压输出端，所述第八电阻的一端也耦接于所述基准电压输出端，所述第八电阻的另一端接地，所述第十三晶体管的集电极耦接于所述第十四晶体管的基极和集电极，所述第十四晶体管的发射极耦接于所述第九电阻的一端，所述第九电阻的另一端耦接于所述电源，所述第十四晶体管的基极引出基准电流输出端，所述第二电容的一端耦接于所述第十三晶体管的基极，所述第二电容的另一端接地。上述的基准源，其中，还包含输出开关控制单元，根据其接收的控制信号开启或关闭所述基准源。上述的基准源，其中，所述输出开关控制单元包含：第十五晶体管、第十六晶体管、第十电阻及第十一电阻；所述第十五晶体管耦接于所述第五晶体管的基极，所述第十五晶体管的发射极接地，所述第十五晶体管的基极耦接于所述第十电阻的一端，所述第十六晶体管的集电极耦接于所述第十三晶体管的基极，所述第十六晶体管的发射极接地，所述第十六晶体管的基极耦接于所述第十一电阻的一端，所述第十一电阻的另一端耦接于所述第十电阻的另一端，所述第十电阻及所述第十一电阻的另一端用以接收所述控制信号。上述的基准源，其中，所述第二电阻为超大电阻。上述的基准源，其中，所述镜像电流源为双极型镜像电流源。上述的基准源，其中，所述两个恒定偏置电流的电流值相同或不同。上述的基准源，其中，所述两个恒定偏置电压的电压值相同或不同。本专利技术还提供一种基准源的集成电路，包含前中任一所述的基准源。本专利技术的基准源针对于现有技术其功效在于：不仅能够输出基准电压还能输出基准电流，而且线路结构简洁，易集成化，全部采用双极型器件实现，消耗电流小，同时能够达到双极性器件的耐压因此具有很宽的电源电压范围。同时本专利技术利用第十晶体管的发射极—基极大致恒压的特点，实现了带隙电压源所需的两个恒定偏置电压，同时也满足在低电压下有效工作。附图说明图1为本专利技术基准源一实施例的结构示意图；图2为本专利技术基准源另一实施例的结构示意图。具体实施方式兹有关本专利技术的详细内容及技术说明，现以一较佳实施例来作进一步说明，但不应被解释为本专利技术实施的限制。请参见图1，图1为本专利技术基准源一实施例的结构示意图。如图1所示，基准源1包含：启动回路11、镜像电流源12、偏置回路13及带隙电压源14；启动回路11接收电源Vcc输出的电力提供启动偏置电流；镜像电流源12根据启动偏置电流提供两个恒定偏置电流；偏置回路13根据两个恒定偏置电流提供两个恒定偏置电压；带隙电压源14根据两个恒定偏置电流及两个恒定偏置电压输出一基准输出电压Vref。其中，值得注意的是，本专利技术的两个恒定偏置电流的电流值相同或不同；两个恒定偏置电压的电压值相同或不同。其中，偏置回路13包含：第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4及第一电阻R1；所述第一晶体管Q1及所述第二晶体管Q2共基极连接后耦接于所述第三晶体管Q3的集电极及所述第四晶体管Q4的发射极，所述第一晶体管Q1及所述第二晶体管Q2的集电极耦接于所述镜像电流源12，所述第一晶体管Q1及所述第二晶体管Q2的发射极耦接于所述带隙电压源14，所述第三晶体管Q3的发射极通过所述第一电阻耦接于所述电源Vcc，所述第四晶体管Q4的集电极接地，所述第四晶体管Q4的基极耦接于所述带隙电压源14；其中所述第一晶体管Q1及所述第二晶体管Q本文档来自技高网...

【技术保护点】
1.一种基准源，其特征在于，包含：启动回路，接收电源输出的电力提供启动偏置电流；镜像电流源，根据所述启动偏置电流提供二个恒定偏置电流；偏置回路，包含多个晶体管，所述多个晶体管根据所述二个恒定偏置电流提供两个恒定偏置电压；带隙电压源，根据所述二个恒定偏置电流及所述两个恒定偏置电压输出一基准输出电压。

【技术特征摘要】
1.一种基准源，其特征在于，包含：启动回路，接收电源输出的电力提供启动偏置电流；镜像电流源，根据所述启动偏置电流提供二个恒定偏置电流；偏置回路，包含多个晶体管，所述多个晶体管根据所述二个恒定偏置电流提供两个恒定偏置电压；带隙电压源，根据所述二个恒定偏置电流及所述两个恒定偏置电压输出一基准输出电压。2.如权利要求1所述的基准源，其特征在于，所述偏置回路包含：第一晶体管、第二晶体管、第三晶体管、第四晶体管及第一电阻；所述第一晶体管及所述第二晶体管共基极连接后耦接于所述第三晶体管的集电极及所述第四晶体管的发射极，所述第一晶体管及所述第二晶体管的集电极耦接于所述镜像电流源，所述第一晶体管及所述第二晶体管的发射极耦接于所述带隙电压源，所述第三晶体管的发射极通过所述第一电阻耦接于所述电源，所述第四晶体管的集电极接地，所述第四晶体管的基极耦接于所述带隙电压源；其中所述第一晶体管及所述第二晶体管的集电极对应地接收所述两个恒定偏置电流，所述第四晶体管的发射极输出恒定电压，所述第一晶体管及所述第二晶体管接收所述恒定电压后，所述第一晶体管及所述第二晶体管的发射极分别输出所述恒定偏置电压。3.如权利要求2所述的基准源，其特征在于，所述启动回路包含：第五晶体管、第六晶体管、第二电阻及第三电阻；所述第五晶体管的基极与集电极短接后通过所述第二电阻耦接于所述电源，所述第五晶体管的发射极通过所述第三电阻接地，第六晶体管的基极耦接于所述第五晶体管的基极与集电极，第六晶体管的集电极耦接于所述镜像电流源，所述第六晶体管的发射极耦接于所述带隙电压源。4.如权利要求3所述的基准源，其特征在于，所述镜像电流源包含：第七晶体管、第八晶体管、第九晶体管、第十晶体管、第四电阻及第五电阻；所述第七晶体管及所述第八晶体管共基极连接后耦接于所述第三晶体管的基极，所述第七晶体管的发射极通过所述第四电阻耦接于所述电源，所述第八晶体管的发射极通过所述第五电阻耦接于所述电源，所述第七晶体管的发射极与基极短接，所述第九晶体管的基极耦接于所述第十晶体管的基极，所述第九晶体管的发射极电性连于所述第七晶体管的集电极，所述第九晶体管的集电极电性连于所述第一晶体管的集电极，所述第十晶体管的发射极电性连于所述第八晶体管的集电极，所述第十晶体管的集电极与基极短接后所电性连于所述第二晶体管的集电极及所述第六晶体管的集电极。5.如权利要求1所述的基准源，其特征在于，所述带隙电压源包含：第十一晶体管、第十二晶体管、第六电阻及第七电阻；所述第十一晶体管及所述第十二晶体管共基极连接后耦接于所述...

【专利技术属性】
技术研发人员：张云，
申请(专利权)人：深圳市威益德科技有限公司，
类型：发明
国别省市：广东,44