使用主体区扩展的碳化硅金属氧化物半导体（MOS）装置单元中的电场屏蔽制造方法及图纸

本文所公开的主题涉及半导体功率装置，例如碳化硅（SiC）功率装置。具体来说，本文所公开的主题涉及采取主体区扩展形式的屏蔽区，其降低反向偏置下的半导体装置的相邻装置单元的阱区之间存在的电场。所公开的主体区扩展具有与主体区相同的导电类型，并且从主体区向外延伸，并且延伸到第一装置单元的JFET区中，使得主体区扩展与具有相同导电类型的相邻装置单元的区域之间的距离小于或等于平行JFET宽度。所公开的屏蔽区相对于相当尺寸的常规条带装置使能优良性能，同时仍然提供相似的可靠性（例如在反向偏置的长期高温稳定性）。

【技术实现步骤摘要】
【国外来华专利技术】使用主体区扩展的碳化硅金属氧化物半导体（MOS）装置单元中的电场屏蔽相关申请的交叉引用本申请要求序号为62/340396，标题为“ELECTRICFIELDSHIELDINGINSILICONCARBIDEMETAL-OXIDE-SEMICONDUCTOR（MOS）DEVICECELLS”，2016年5月23日提交的美国临时申请的优先权和益处，由此通过引用将其全部结合于此以用于所有目的。
本文所公开的主题涉及半导体功率装置（例如碳化硅（SiC）功率装置），包括场晶体管（例如MOSFET、DMOSFET、UMOSFET、VMOSFET、沟槽MOSFET等）、绝缘栅双极晶体管（IGBT）和绝缘基MOS控制晶闸管（IBMCT）。
技术介绍
此小节意在向读者介绍可与本公开的各种方面（其在下面描述和/或要求保护）相关的现有技术的各种方面。本论述被认为在为读者提供背景信息以促进对本公开的各种方面的更好了解方面是有帮助的。相应地，应当理解，这些陈述要就此来阅读，而不是现有技术的承认。遍及现代电气系统广泛使用功率转换装置，以便将电力从一种形式转换成另一种形式以供负载消耗。许多功率电子系统利用各种半导体装置和组件，例如晶闸管、二极管和各种类型的晶体管（例如金属氧化物半导体场效应晶体管（MOSFET）、绝缘栅双极晶体管（IGBT）和其他适当晶体管）。具体对于高频、高电压和/或高电流应用，碳化硅（SiC）装置可在高温操作、降低传导和开关损耗以及比对应硅（Si）装置更小的管芯大小方面提供多个优点。但是，SiC还造成相对于Si的多个技术和设计挑战，例如SiC装置制作期间的更低掺杂剂扩散以及操作期间的SiC装置内的更高电场（例如在反向偏置下）。虽然SiC装置的SiC部分可对这些更高电场是鲁棒的，但是SiC装置的其他部分（例如氧化硅（SiO2）介电层在这些更高电场下可能出故障）。相应地，期望开发SiC装置设计，其降低高电场，以改进装置可靠性而基本上无需减损装置性能。
技术实现思路
在实施例中，一种装置包括多个装置单元，其至少部分设置在具有第一导电类型的半导体装置层中。每个装置单元包括：具有第二导电类型的主体区，所述主体区设置在装置单元的中心附近；具有第一导电类型的源区，所述源区设置成与装置单元的主体区相邻；具有第二导电类型的沟道区，所述沟道区设置成与装置单元的源区相邻；以及具有第一导电类型的JFET区，所述JFET区设置成与装置单元的沟道区相邻。JFET区在装置单元的沟道区与多个装置单元的相邻装置单元的沟道区的平行部分之间具有平行JFET宽度，其中多个装置单元的至少一个装置单元包括具有第二导电类型的主体区扩展，其经过至少一个装置单元的源区、经过至少一个装置单元的沟道区从至少一个装置单元的主体区向外延伸，并且延伸到JFET区中，使得至少一个装置单元的主体区扩展与具有第二导电类型的相邻装置单元的区域之间的距离小于或等于平行JFET宽度。在另一个实施例中，一种制造装置单元的方法包括将装置单元的阱区注入半导体层，其中阱区包括装置单元的沟道区。该方法包括将装置单元的源区注入与装置单元的阱区相邻的半导体层，并且将装置单元的主体区注入与装置单元的源区相邻的半导体层。该方法还包括将主体区扩展注入半导体层，其经过装置单元的源区的一部分并且经过装置单元的沟道区的一部分从装置单元的主体区向外延伸，其中装置单元的主体区扩展与相邻装置单元的沟道区之间的距离小于或等于装置单元的沟道区的平行部分与相邻装置单元的沟道区之间的距离。附图说明在通过参照附图阅读以下详细描述时，将会更好地了解本专利技术的这些及其他特征、方面和优点，附图中，相似附图标记遍及附图表示相似部件，其中：图1A是典型平面MOSFET装置的示意图；图1B是示出典型MOSFET装置的各种区域的电阻的示意图；图2是包括具有条带单元布局的典型MOSFET装置结构的SiC层的表面的俯视图；图3是包括多个正方形半导体装置单元的SiC层的俯视图；图4是包括多个交错正方形半导体装置单元的SiC层的俯视图；图5是包括多个六边形半导体装置单元的SiC层的俯视图；图6是描绘SiC层的一部分中以及设置在SiC层之上的介电层的一部分中的归一化电场强度的图表，其中SiC层的部分设置在反向偏置下的未屏蔽正方形装置单元的平行部分之间；图7A是描绘SiC层的一部分中以及设置在SiC层之上的介电层的一部分中的归一化电场强度的图表，其中SiC层的部分设置在反向偏置下的未屏蔽正方形装置单元的阱区的角之间；图7B是描绘按照本技术的实施例的SiC层的一部分中以及设置在SiC层之上的介电层的一部分中的归一化电场强度的图表，其中SiC层的部分设置在通过主体区扩展所屏蔽并且操作反向偏置的正方形装置单元的阱区的角之间；图8-15是按照本技术的实施例、具有包括多个正方形SiC装置单元（其具有主体区扩展的不同示例）的装置布局的SiC层的俯视图；图16-20是按照本技术的实施例、具有包括多个延长矩形SiC装置单元（其具有主体区扩展的不同示例）的装置布局的SiC层的俯视图；图21-29是按照本技术的实施例、具有包括多个六边形SiC装置单元（其具有主体区扩展的不同示例）的装置布局的SiC层的俯视图；以及图30和图31是按照本技术的实施例、具有包括多个延长六边形SiC装置单元（其具有主体区扩展的不同示例）的装置布局的SiC层的俯视图。具体实施方式下面将描述一个或多个具体实施例。为了提供对这些实施例的简明描述，在本说明书中并非描述实际实现的全部特征。应当理解，在任何这种实际实现的开发中，如同在任何工程或设计项目中一样，必须进行许多实现特定的决定以实现开发人员的特定目标，例如与系统相关和业务相关约束（其可逐实现而改变）的顺应性。此外，应当理解，这种开发努力可能是复杂且费时的，但将仍然是获益于本公开的技术人员进行的设计、制作和制造的常规事务。在介绍本公开的各种实施例的元件时，冠词“一（a、an）”和“所述”打算表示存在元件的一个或多个。术语“包含”、“包括”和“具有”打算是包含性的，并且表示可存在除了列示元件之外的附加元件。另外应当理解，本公开提及的“一个实施例”或“实施例”并不打算在被理解为排除也结合了所述特征的附加实施例的存在。可理解，为了简洁起见，当前所公开特征的形状、位置和对齐示为和描述为相对理想的（例如具有完美笔直和对齐特征的正方形、矩形和六边形单元以及屏蔽区）。但是，如本领域的技术人员可理解，可产生具有次于理想形状或者不规则特征的蜂窝设计的过程变化和技术限制仍然可处于本技术的精神之内。因此，如本文中用来描述特征的形状、位置或对齐的术语“基本上”意在包含理想或目标形状、位置和对齐以及产生于半导体制作过程中的可变性的不完全实现形状、位置和对齐，如由本领域的技术人员可理解。另外，半导体装置单元在本文中描述为在半导体层的“表面”、“表面中”、“表面上”或者“沿表面”设置或制作，这意在包括半导体装置单元，其具有设置在半导体层的块体之内的部分、设置成接近半导体层的表面的部分、设置成与半导体层的表面齐平的部分和/或设置在半导体层的表面上方或之上的部分。现代功率电子器件的基本构建块之一是场效应晶体管（FET）装置。例如，图1A示出平面n沟道场效应晶体管（即，DM本文档来自技高网...

【技术保护点】
1.一种装置，包括：多个装置单元，所述多个装置单元至少部分设置在具有第一导电类型的半导体装置层中，其中所述多个装置单元的每个装置单元包括：具有第二导电类型的主体区，所述主体区设置在所述装置单元的中心附近；具有所述第一导电类型的源区，所述源区设置成与所述装置单元的所述主体区相邻；具有所述第二导电类型的沟道区，所述沟道区设置成与所述装置单元的所述源区相邻；以及具有所述第一导电类型的JFET区，所述JFET区设置成与所述装置单元的所述沟道区相邻，其中所述JFET区在所述装置单元的所述沟道区与所述多个装置单元的相邻装置单元的沟道区的平行部分之间具有平行JFET宽度，其中所述多个装置单元的至少一个装置单元包括具有所述第二导电类型的主体区扩展，所述主体区扩展经过所述至少一个装置单元的所述源区、经过所述至少一个装置单元的所述沟道区从所述至少一个装置单元的所述主体区向外延伸，并且延伸到所述JFET区中，使得所述至少一个装置单元的所述主体区扩展与具有所述第二导电类型的所述相邻装置单元的区域之间的距离小于或等于所述平行JFET宽度。

【技术特征摘要】
【国外来华专利技术】2016.05.23 US 62/340396;2017.05.15 US 15/5956431.一种装置，包括：多个装置单元，所述多个装置单元至少部分设置在具有第一导电类型的半导体装置层中，其中所述多个装置单元的每个装置单元包括：具有第二导电类型的主体区，所述主体区设置在所述装置单元的中心附近；具有所述第一导电类型的源区，所述源区设置成与所述装置单元的所述主体区相邻；具有所述第二导电类型的沟道区，所述沟道区设置成与所述装置单元的所述源区相邻；以及具有所述第一导电类型的JFET区，所述JFET区设置成与所述装置单元的所述沟道区相邻，其中所述JFET区在所述装置单元的所述沟道区与所述多个装置单元的相邻装置单元的沟道区的平行部分之间具有平行JFET宽度，其中所述多个装置单元的至少一个装置单元包括具有所述第二导电类型的主体区扩展，所述主体区扩展经过所述至少一个装置单元的所述源区、经过所述至少一个装置单元的所述沟道区从所述至少一个装置单元的所述主体区向外延伸，并且延伸到所述JFET区中，使得所述至少一个装置单元的所述主体区扩展与具有所述第二导电类型的所述相邻装置单元的区域之间的距离小于或等于所述平行JFET宽度。2.如权利要求1所述的装置，其中所述半导体装置层是碳化硅（SiC）半导体装置层。3.如权利要求1所述的装置，其中所述至少一个装置单元的所述主体区扩展与具有所述第二导电类型的所述相邻装置单元的所述区域之间的所述距离小于所述平行JFET宽度。4.如权利要求1所述的装置，包括设置在所述至少一个装置单元的所述主体区扩展的至少一部分之上的欧姆接触部。5.如权利要求1所述的装置，其中所述至少一个装置单元的所述主体区扩展具有大约0.1μm与大约1μm之间的宽度。6.如权利要求5所述的装置，其中所述装置单元的所述主体区扩展的所述宽度在大约0.1μm与大约0.5μm之间。7.如权利要求5所述的装置，其中所述至少一个装置单元的所述主体区扩展的所述宽度跨所述主体区扩展的长度改变。8.如权利要求1所述的装置，其中所述多个装置单元的至少两个装置单元包括相应主体区扩展，并且其中所述至少两个装置单元的所述主体区扩展...

【专利技术属性】
技术研发人员：AV博罗特尼科夫，PA罗西，
申请(专利权)人：通用电气公司，
类型：发明
国别省市：美国,US