半导体器件及其制造方法技术

本文中提供了半导体器件及其形成方法的实施例。在一些实施例中，功率半导体器件可包括：具有第一导电类型的第一层；设置在所述第一层顶上的第二层，所述第二层具有所述第一导电类型；形成于所述第二层中的终止区，所述终止区具有与所述第一类型相反的第二导电类型；以及至少部分地形成于所述第二层中的有源区，其中，所述有源区邻近所述终止区在接近所述终止区的第一侧处设置，并且其中，所述第二层至少部分地邻近所述终止区在接近与所述第一侧相对的所述终止区的第二侧处设置。

【技术实现步骤摘要】
【国外来华专利技术】半导体器件及其制造方法
技术介绍
本文中公开的主题涉及半导体器件，并且更具体地涉及基于碳化硅(SiC)的半导体器件。反向阻断结的击穿电压是限制半导体器件能够承受的反向电压的因素。接近其理想极限(例如大约90％)的击穿电压是功率器件特别是例如碳化硅器件之类的高电压器件的关键性能度量。然而，在基本上小于理想击穿电压的电压，此器件可能出现雪崩击穿，原因是在器件中的高场点存在过高的电场。例如，沿弯曲区域，例如在未终止结的边缘处，的冶金结附近(例如在该处)，可能出现在反向偏置下阻断结的高场点。常规的器件可包括终止区或终止结构(例如JTE(结终止扩展))，以通过远离有源区的边缘横向扩展耗尽区来缓解高电场的局部化，从而提高击穿可能发生的电压。然而，这种终止结构是对掺杂剂敏感，在有源区掺杂区的制造期间要求掩蔽或隔离，以防止不经意地改变终止结构中的电荷分布，并保持适当的阻断电压。例如，被配置成在器件的有源区内执行各种功能(阈值电压调节区、电流扩散层、势垒区等)的区域的制造要求掩蔽和蚀刻步骤，且同样局限于低能量注入，以阻止掺杂剂不经意冲击在终止结构上。而且，用来优化功率器件的有源区的常规的掺杂方案通常与终止区不兼容。因此，专利技术人提供了一种改进的半导体器件及其制造方法。
技术实现思路
本文中提供了半导体器件及其形成方法的实施例。在一些实施例中，功率半导体器件可包括：具有第一导电类型的第一层；设置在所述第一层顶上的第二层，所述第二层具有所述第一导电类型；形成于所述第二层中的终止区，所述终止区具有与所述第一类型相反的第二导电类型；以及至少部分地形成于所述第二层中的有源区，其中，所述有源区邻近所述终止区在接近所述终止区的第一侧处设置，并且其中，所述第二层至少部分地邻近所述终止区在接近与所述第一侧相对的所述终止区的第二侧处设置。在一些实施例中，半导体器件可包括：具有第一导电类型的第一层；设置在所述第一层顶上的第二层，所述第二层具有所述第一导电类型；其中，从所述第二层的表面到所述第二层的给定深度测量的所述第二层内的平均掺杂剂浓度的掺杂剂浓度分布包括退行分布(retrogradeprofile)；以及形成于所述第二层中的终止区，所述终止区具有与所述第一类型相反的第二导电类型；其中，所述第二层的平均掺杂剂浓度比所述第一层的平均掺杂剂浓度大。在一些实施例中，用于形成半导体器件的方法可包括：在衬底顶上形成具有第一导电类型的第一层；在所述第一层顶上通过毯式制造工艺形成具有所述第一导电类型的第二层；对所述第二层进行掺杂，使得所述第二层的平均掺杂剂浓度比所述第一层的平均掺杂剂浓度大；以及在所述第二层中形成终止区掺杂区，所述终止区掺杂区具有与所述第一类型相反的第二导电类型。附图说明当参考附图阅读以下详细描述时，本公开的这些和其它特征、方面和优点将变得更好理解，在所有附图中相同的标号表示相同的零件，其中：图1图示了常规的半导体或金属氧化物半导体(MOS)器件的横截面图；图2图示了根据本专利技术的一些实施例的半导体MOS器件的横截面图；图3图示了根据本专利技术的一些实施例的半导体器件的横截面图；图4图示了根据本专利技术的一些实施例的对于图2和图3中描绘的半导体器件的至少一部分的示范性掺杂分布；图5图示了根据本专利技术的一些实施例的对于图2和图3中描绘的半导体器件的至少一部分的示范性掺杂分布；图6图示了根据本专利技术的一些实施例的对于图2和图3中描绘的半导体器件的至少一部分的示范性掺杂分布；图7图示了根据本专利技术的一些实施例的图2和图3中描绘的终止区的实施例的自顶向下视图；以及图8描绘了根据本专利技术的一些实施例的形成半导体器件的方法。除非另外指明，否则本文中所提供的附图用来说明本公开的实施例的特征。这些特征被认为适用于包括本公开的一个或多个实施例的广泛多种系统。由此，附图并非意在包括所属领域的技术人员已知的实践本文中所公开的实施例所需的所有常规特征。具体实施方式本文中提供了半导体器件及其形成方法的实施例。在至少一些实施例中，本专利技术的半导体器件和方法可以有利地提供具有相当高击穿电压同时允许器件的有源区的性能改进的高压半导体器件。而且，可实现这些优点，而无需在常规制造中隔离终止区通常所需的掩膜和图案化的附加处理步骤，从而在无需牺牲性能的情况下提供简化的制造。尽管在具有特定的构造的金属氧化物半导体场效应晶体管(MOSFET)的背景下进行描述，但本文中描述的本专利技术的半导体器件和方法可以适用于任何半导体器件、功率半导体器件或有关构造，例如诸如结型场效应晶体管(JFET)、绝缘栅双极晶体管(IGBT)、结势垒肖特基(JBS)二极管、合并PiN肖特基(MPS)二极管等。在一些实施例中，本专利技术人观察到本文中描述的本专利技术的构思在例如碳化硅(SiC)有关的功率半导体器件的应用中可能是有利的。图1图示了示范性的常规半导体器件(器件或功率半导体器件)100。器件100大体上包括具有触点(例如漏极、阴极等)112的衬底118、设置在衬底118顶上的一个或多个层(例如所示的漂移层116)以及设置在该一个或多个层/区域顶上的一个或多个结构(例如所示的栅极104和源极106)。例如优化层102的附加层(阈值调节层、电流扩散层、JFET掺杂层、p势垒层等)形成于栅极104和源极106下方的漂移层116内。本专利技术人观察到与优化层关联的附加电荷例如可以允许降低总器件的导通电阻和/或允许高效地标定到较高电压，同时保持优化的小间距器件，从而降低成本，并提高器件的性能。另外，一个或多个阱区(例如所示的两个阱区108、120和两个嵌套n+源极区103、105)至少部分地形成于漂移层116和/或优化层102中。漂移层116还包括形成于漂移层116内并邻近阱108、120的终止区114。本专利技术人观察到在常规的器件构造和制造中，终止结构(例如终止区114或使用此区域形成的结构)对掺杂剂敏感。即，掺杂区的不经意的改变可能对终止结构的能力有负面影响，以减小底层器件层的期望位置内的电场，从而可能降低整个器件的击穿电压。因此，常规的器件制造过程和构造要求掩蔽或将终止区与器件的其它选择性掺杂的部分隔离，以避免掺杂剂分布的这种改变。例如，如在图1中能够看出，优化层102、阱108、110、栅极104和源极103、105局限于器件100的有源区或有源区域110内，且终止区114设置在有源区110外部。这种构造允许隔离终止区114，从而减小终止区114的不经意掺杂的情况。如本文中所使用，有源区110可以定义为促进期望的功能控制的导通或接通/关断半导体器件的半导体器件100的区域。为了实现终止区114的上述隔离，常规的器件制造过程要求多次沉积、图案化和蚀刻步骤。例如，有源区110的形成通常需要例如材料层(例如硅、碳化硅、氧化物等)的多次沉积、扩散、注入或蚀刻掩膜，之后是随后的蚀刻工艺(例如湿式蚀刻、台面蚀刻等)。参照图2，半导体器件220大体上可包括第一层234、设置在第一层234上的第二层222和终止区233及分别至少部分地形成于第二层222中的有源区或有源区域232。在一些实施例中，一个或多个结构(例如所示的栅极246和源极触点230)可以设置在第一层234和第二层222上方。在一些实施例中，具有触点(例如漏极、阴极等)236的衬底242本文档来自技高网...

【技术保护点】
1.一种功率半导体器件，包括：具有第一导电类型的第一层；设置在所述第一层顶上的第二层，所述第二层具有所述第一导电类型；形成于所述第二层中的终止区，所述终止区具有与所述第一类型相反的第二导电类型；以及至少部分地形成于所述第二层中的有源区，其中，所述有源区邻近所述终止区在接近所述终止区的第一侧处设置，并且其中，所述第二层至少部分地邻近所述终止区在接近与所述第一侧相对的所述终止区的第二侧处设置。

【技术特征摘要】
【国外来华专利技术】2016.05.26 US 15/164,9281.一种功率半导体器件，包括：具有第一导电类型的第一层；设置在所述第一层顶上的第二层，所述第二层具有所述第一导电类型；形成于所述第二层中的终止区，所述终止区具有与所述第一类型相反的第二导电类型；以及至少部分地形成于所述第二层中的有源区，其中，所述有源区邻近所述终止区在接近所述终止区的第一侧处设置，并且其中，所述第二层至少部分地邻近所述终止区在接近与所述第一侧相对的所述终止区的第二侧处设置。2.根据权利要求1所述的功率半导体器件，其中，所述第二层的平均掺杂剂浓度比所述第一层的平均掺杂剂浓度大。3.根据权利要求1所述的功率半导体器件，其中，所述第二层在所述器件的整个表面上延伸。4.根据权利要求1所述的功率半导体器件，其中，所述有源区包括所述第二层的至少一部分和p阱、n阱或体区的至少一个。5.根据权利要求1所述的功率半导体器件，其中，所述第一层、所述第二层或设置在所述第一层下面的衬底的至少一个包括碳化硅(SiC)。6.根据权利要求1所述的功率半导体器件，其中，所述第二层的平均掺杂剂浓度比所述第一层的平均掺杂剂浓度大约二(2)倍到约十五(15)倍。7.根据权利要求1所述的功率半导体器件，其中，从所述第二层的表面到所述第二层的给定深度测量的所述第二层内的掺杂剂浓度分布包括退行分布。8.根据权利要求7所述的功率半导体器件，其中，在从所述第二层的表面至少0.2μm的深度处的平均掺杂剂浓度比所述第二层的表面处的平均掺杂剂浓度大至少四(4)倍。9.根据权利要求7所述的功率半导体器件，其中，在所述第二层的表面处的平均掺杂剂浓度高达大约1x1016cm-3。10.根据权利要求7所述的功率半导体器件，其中，在第二层的表面到大约1.5μm的深度之间限定的区域内的掺杂剂的薄层掺杂浓度可以在大约2x1012cm-2到大约5x1012cm-2之间。11.根据权利要求7所述的功率半导体器件，其中，所述第二层的掺杂剂浓度比在进入所述第二层和阱区中基本上相似的深度直到所述阱区达到峰值掺杂剂浓度的深度为止形成于所述有源区中的阱区的掺杂剂浓度小大约20％。12.根据权利要求7所述的功率半导体器件，其中，从所述终止区的表面到所述终止区的给定深度测量的所述终止区内的薄层掺杂浓度的掺杂剂浓度分布包括退行分布或箱状分布，并且其中，所述终止区的峰值掺杂剂浓度大于所述第二层的峰值掺杂剂浓度。13.根据权利要求1所述的功率半导体器件，其中，所述终止区包括一个或多个分段的终止区、多区域结终止扩展、连续结终止扩展和一个或多个保护环。14.根据权利要求1所述的功率半导体器件，其中，所述有源区包括阱和第二层掺杂剂浓度，所述第二层掺杂剂浓度从所述有源区的表面到设置峰值掺杂剂浓度的深度增大至少五(5)倍。15.一种半导体器件，包括：具有第一导电类型的第一层；设置在所述第一层顶上的第二层，所述第二层具有所述第一导电类型；其中，从所述第二层的表面到所述第二层的给定深度测量的所述第二层内的平均掺杂剂浓度的掺...

【专利技术属性】
技术研发人员：P·A·洛西，Y·隋，A·V·波洛尼科夫，
申请(专利权)人：通用电气公司，
类型：发明
国别省市：美国,US