沟槽MOSFET及其制造方法技术

本发明专利技术公开了一种沟槽MOSFET，沟槽MOSFET由多个器件单元结构组成，沟槽栅的沟槽采用硬质掩膜层定义，在沟槽刻蚀之后通过对硬质掩膜层进行横向刻蚀能实现对沟槽之间的穿过源区的第一接触孔的自对准定义，第一接触孔的自对准定义是通过在沟槽中填充多晶硅之后进行以多晶硅栅为掩膜的硬质掩膜层和栅氧化层的刻蚀、以栅氧化层为掩膜的硅刻蚀和以栅氧化层为掩膜的自对准金属硅化物的形成来实现。本发明专利技术还公开了一种沟槽MOSFET的制造方法。本发明专利技术能在沟槽栅之间自对准定义出穿过源区的接触孔，能缩小器件的尺寸，增加沟道密度并降低导通电阻。

Groove MOSFET and Its Manufacturing Method

The invention discloses a groove MOSFET. The groove MOSFET consists of a plurality of device units. The groove of groove gate is defined by a hard mask layer. After groove etching, the self-alignment definition of the first contact hole passing through the source region can be realized by transverse etching of the hard mask layer. The self-alignment definition of the first contact hole is through filling polycrystalline silicon in the groove. Then the hard mask layer and gate oxide layer with polysilicon gate as mask, the silicon etching with gate oxide layer as mask and the formation of self-aligned metal silicide with gate oxide layer as mask were carried out. The invention also discloses a manufacturing method of grooved MOSFET. The invention can self-align between grooves and grids to define contact holes passing through the source region, reduce the size of the device, increase the channel density and reduce the on-resistance.

【技术实现步骤摘要】
沟槽MOSFET及其制造方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种沟槽MOSFET。本专利技术还涉及一种沟槽MOSFET的制造方法。
技术介绍
在半导体集成电路中，目前普通的元胞尺寸较小的沟槽MOSFET的结构如图1所示，这种结构一般用于1.0微米至1.8微米元胞尺寸设计中。在半导体衬底如硅衬底101上形成有半导体外延层如硅外延层102，在半导体外延层102的表面依次形成有体区(body)105和源区106；在所述半导体外延层102中形成有多个栅极沟槽，在所述栅极沟槽的底部表面和侧面形成有栅介质层如栅氧化层103，在形成有所述栅介质层103的所述栅极沟槽中填充有多晶硅栅104。在所述半导体外延层102表面形成有层间膜107，接触孔109穿过层间膜107和底部的源区106或多晶硅栅104连接。在源区106所对应的接触孔109的底部还形成有体区引出区108。仅通过在位于器件区域外的多晶硅栅顶部接触孔109，和接触孔109对应的多晶硅栅用104a标出，栅介质层用103a标出，多晶硅栅104a和器件区域内的多晶硅栅104相连接。在层间膜107的表面形成有正面金属层110，正面金属层110图形化形成源极和栅极。其中栅极通过接触孔109和器件区域外的多晶硅栅104a相连以及通过多晶硅栅104和器件区域内的多晶硅栅104相连；源极通过接触孔109和底部的源区106以及体区引出区108相连，体区引出区108和体区05相连。为了进一步提升沟道密度，减小器件导通电阻(Rdon)，最简单的做法是进一步缩小元胞尺寸设计；在设计尺寸缩小过程中，沟槽进一步缩小由于设备(成本)及栅极形成工艺难度增加等因素已基本达到极限，而单纯缩小元胞尺寸需要缩小接触孔至沟槽的间距，现有方法将遭遇接触孔与栅极沟槽间套准精度不够导致的栅源短路器件失效，沟道掺杂浓度受接触孔注入影响差异大导致沟道开启电压均匀性差等问题，是无法大量生产的。具体说明如下：现有技术中，接触孔109是采用光刻工艺定义的，也即通过光刻工艺定义接触孔109的大小和位置，而栅极沟槽和栅极引出沟槽也都是通过光刻工艺定义的，由于光刻工艺具有一定精度限制，接触孔109和栅极沟槽和栅极引出沟槽的位置和宽度具有在光刻工艺的精度范围内的偏差，这种光刻工艺的精度带来的偏差使得在制作沟槽栅功率晶体管时需要考虑到接触孔109和底部的沟槽如栅极沟槽和栅极引出沟槽之间的套准冗余，接触孔109和沟槽间的间隙要足够大才能防止因接触孔109曝光套偏导致的阈值电压即沟道开启电压漂移等问题。这就限制了通过缩小栅极沟槽间平台尺寸来增加沟道密度从而降低导通电阻的可能。也即现有技术的栅极沟槽之间的间距具有一个和光刻工艺相关的极限值，不能再缩小了，使得无法进一步的通过缩小栅极沟槽之间的间距来增加沟道密度从而降低导通电阻。
技术实现思路
本专利技术所要解决的技术问题是提供一种沟槽MOSFET，能在沟槽栅之间自对准定义出穿过源区的接触孔，能缩小器件的尺寸，增加沟道密度并降低导通电阻。为此，本专利技术还提供一种沟槽MOSFET的制造方法。为解决上述技术问题，本专利技术提供的沟槽MOSFET由多个器件单元结构组成；各所述器件单元结构都包括：沟槽栅，所述沟槽栅包括沟槽、形成于所述沟槽侧面和底部表面的栅氧化层和填充于所述沟槽中的多晶硅栅；所述沟槽形成于硅衬底上，在所述硅衬底上形成有第二导电类型掺杂的体区，所述沟槽穿过所述体区，在所述体区的表面形成有第一导电类型重掺杂的源区。所述沟槽MOSFET中的各所述器件单元结构的排列结构为：各所述沟槽栅平行排列，相邻两个所述沟槽栅之间的所述源区和所述体区共用，在相邻两个所述沟槽栅之间形成有第一接触孔，所述第一接触孔穿过对应的所述源区和所述体区。所述第一接触孔具有如下自对准结构：所述沟槽由形成于所述硅衬底表面的硬质掩膜层定义，所述硬质掩膜层打开形成的第一开口定义出所述沟槽的形成区域，在形成所述沟槽之后，所述硬质掩膜层的被横向刻蚀而使所述第一开口扩大形成大于所述沟槽的宽度的第二开口，所述栅氧化层和所述多晶硅栅形成于所述沟槽和所述第二开口中；在所述多晶硅栅的自对准定义下所述第二开口之间的所述硬质掩膜层和所述栅氧化层被去除并形成第三开口，所述第三开口将所述硅衬底的表面露出；以所述栅氧化层为掩膜进行全面的硅刻蚀在所述第三开口的底部形成所述第一接触孔对应的第四开口同时将所述多晶硅栅回刻到位于所述沟槽的顶部表面以下以及所述源区的底部表面以上；以所述栅氧化层为掩膜自对准在所述第四开口中完全填充金属硅化物形成所述第一接触孔并同时在所述多晶硅栅表面形成金属硅化物。在所述多晶硅栅顶部的所述沟槽中填充有层间膜，所述层间膜通过以所述沟槽外的所述硅衬底表面为停止层的回刻工艺自对准位于所述沟槽中并和所述沟槽外的所述硅衬底表面相平，所述沟槽外剩余的所述栅氧化层也通过所述层间膜的回刻工艺去除。各所述器件单元结构的沟槽连通在一起以及多晶硅栅都连接在一起，在选定的所述器件单元结构的所述多晶硅栅的顶部形成有第二接触孔，所述第二接触孔穿过所述层间膜。正面金属层的图形结构组成栅极和源极，所述栅极对应的正面金属层覆盖在所述第二接触孔对应的所述层间膜表面上且通过所述第二接触孔和所述多晶硅栅连接，所述源极对应的正面金属层覆盖在所述栅极之外的所述源区、所述层间膜和所述第一接触孔的表面，所述源极对应的正面金属层和所述栅极对应的正面金属层之间具有间隔，所述源极通过所述第一接触孔连接所述源区和所述体区。进一步的改进是，在所述硅衬底的背面形成有第一导电类型重掺杂的漏区，在所述漏区和所述体区之间的所述硅衬底组成漂移区。在所述漏区的背面形成有由背面金属层组成的漏极。进一步的改进是，在所述硅衬底的表面形成有第一导电类型的硅外延层，所述体区、所述源区和所述漂移区都形成于所述硅外延层中。进一步的改进是，所述金属硅化物为钛硅化物或者为钴硅化物。进一步的改进是，所述硬质掩膜层的材料为氧化层。进一步的改进是，所述第二接触孔中填充有钨层。进一步的改进是，所述第二接触孔的钨层和硅之间形成有阻挡层和粘合层。为解决上述技术问题，本专利技术提供的沟槽MOSFET的制造方法包括如下步骤：步骤一、在硅衬底上形成第二导电类型掺杂的体区，在所述体区的表面形成第一导电类型重掺杂的源区。步骤二、在形成有所述源区的所述硅衬底表面形成硬质掩膜层。步骤三、进行光刻刻蚀在所述硬质掩膜层中形成第一开口，所述第一开口定义出沟槽的形成区域。步骤四、以所述硬质掩膜层为掩膜对所述硅衬底进行刻蚀并在所述第一开口的底部形成所述沟槽；所述沟槽穿过所述体区。沟槽MOSFET由多个器件单元结构组成，各所述器件单元结构都包括有所述沟槽。各所述沟槽平行排列，相邻两个所述沟槽之间的所述源区和所述体区共用。步骤五、对所述硬质掩膜层进行横向刻蚀使所述第一开口扩大形成大于所述沟槽的宽度的第二开口。步骤六、形成栅氧化层，所述栅氧化层位于所述沟槽的内侧表面并延伸到所述沟槽外的所述第二开口底部的所述硅衬底的表面。步骤七、采用多晶硅淀积和以所述硬质掩膜层为停止层的化学机械研磨工艺回刻形成多晶硅栅，所述多晶硅栅填充于所述沟槽和所述第二开口中。步骤八、以所述多晶硅栅为自对准掩膜将所述第二开口之间的所述硬质掩膜层和所述栅氧化层去除并形成第三开口本文档来自技高网...

【技术保护点】
1.一种沟槽MOSFET，其特征在于：沟槽MOSFET由多个器件单元结构组成；各所述器件单元结构都包括：沟槽栅，所述沟槽栅包括沟槽、形成于所述沟槽侧面和底部表面的栅氧化层和填充于所述沟槽中的多晶硅栅；所述沟槽形成于硅衬底上，在所述硅衬底上形成有第二导电类型掺杂的体区，所述沟槽穿过所述体区，在所述体区的表面形成有第一导电类型重掺杂的源区；所述沟槽MOSFET中的各所述器件单元结构的排列结构为：各所述沟槽栅平行排列，相邻两个所述沟槽栅之间的所述源区和所述体区共用，在相邻两个所述沟槽栅之间形成有第一接触孔，所述第一接触孔穿过对应的所述源区和所述体区；所述第一接触孔具有如下自对准结构：所述沟槽由形成于所述硅衬底表面的硬质掩膜层定义，所述硬质掩膜层打开形成的第一开口定义出所述沟槽的形成区域，在形成所述沟槽之后，所述硬质掩膜层的被横向刻蚀而使所述第一开口扩大形成大于所述沟槽的宽度的第二开口，所述栅氧化层和所述多晶硅栅形成于所述沟槽和所述第二开口中；在所述多晶硅栅的自对准定义下所述第二开口之间的所述硬质掩膜层和所述栅氧化层被去除并形成第三开口，所述第三开口将所述硅衬底的表面露出；以所述栅氧化层为掩膜进行全面的硅刻蚀在所述第三开口的底部形成所述第一接触孔对应的第四开口同时将所述多晶硅栅回刻到位于所述沟槽的顶部表面以下以及所述源区的底部表面以上；以所述栅氧化层为掩膜自对准在所述第四开口中完全填充金属硅化物形成所述第一接触孔并同时在所述多晶硅栅表面形成金属硅化物；在所述多晶硅栅顶部的所述沟槽中填充有层间膜，所述层间膜通过以所述沟槽外的所述硅衬底表面为停止层的回刻工艺自对准位于所述沟槽中并和所述沟槽外的所述硅衬底表面相平，所述沟槽外剩余的所述栅氧化层也通过所述层间膜的回刻工艺去除；各所述器件单元结构的沟槽连通在一起以及多晶硅栅都连接在一起，在选定的所述器件单元结构的所述多晶硅栅的顶部形成有第二接触孔，所述第二接触孔穿过所述层间膜；正面金属层的图形结构组成栅极和源极，所述栅极对应的正面金属层覆盖在所述第二接触孔对应的所述层间膜表面上且通过所述第二接触孔和所述多晶硅栅连接，所述源极对应的正面金属层覆盖在所述栅极之外的所述源区、所述层间膜和所述第一接触孔的表面，所述源极对应的正面金属层和所述栅极对应的正面金属层之间具有间隔，所述源极通过所述第一接触孔连接所述源区和所述体区。...

【技术特征摘要】
1.一种沟槽MOSFET，其特征在于：沟槽MOSFET由多个器件单元结构组成；各所述器件单元结构都包括：沟槽栅，所述沟槽栅包括沟槽、形成于所述沟槽侧面和底部表面的栅氧化层和填充于所述沟槽中的多晶硅栅；所述沟槽形成于硅衬底上，在所述硅衬底上形成有第二导电类型掺杂的体区，所述沟槽穿过所述体区，在所述体区的表面形成有第一导电类型重掺杂的源区；所述沟槽MOSFET中的各所述器件单元结构的排列结构为：各所述沟槽栅平行排列，相邻两个所述沟槽栅之间的所述源区和所述体区共用，在相邻两个所述沟槽栅之间形成有第一接触孔，所述第一接触孔穿过对应的所述源区和所述体区；所述第一接触孔具有如下自对准结构：所述沟槽由形成于所述硅衬底表面的硬质掩膜层定义，所述硬质掩膜层打开形成的第一开口定义出所述沟槽的形成区域，在形成所述沟槽之后，所述硬质掩膜层的被横向刻蚀而使所述第一开口扩大形成大于所述沟槽的宽度的第二开口，所述栅氧化层和所述多晶硅栅形成于所述沟槽和所述第二开口中；在所述多晶硅栅的自对准定义下所述第二开口之间的所述硬质掩膜层和所述栅氧化层被去除并形成第三开口，所述第三开口将所述硅衬底的表面露出；以所述栅氧化层为掩膜进行全面的硅刻蚀在所述第三开口的底部形成所述第一接触孔对应的第四开口同时将所述多晶硅栅回刻到位于所述沟槽的顶部表面以下以及所述源区的底部表面以上；以所述栅氧化层为掩膜自对准在所述第四开口中完全填充金属硅化物形成所述第一接触孔并同时在所述多晶硅栅表面形成金属硅化物；在所述多晶硅栅顶部的所述沟槽中填充有层间膜，所述层间膜通过以所述沟槽外的所述硅衬底表面为停止层的回刻工艺自对准位于所述沟槽中并和所述沟槽外的所述硅衬底表面相平，所述沟槽外剩余的所述栅氧化层也通过所述层间膜的回刻工艺去除；各所述器件单元结构的沟槽连通在一起以及多晶硅栅都连接在一起，在选定的所述器件单元结构的所述多晶硅栅的顶部形成有第二接触孔，所述第二接触孔穿过所述层间膜；正面金属层的图形结构组成栅极和源极，所述栅极对应的正面金属层覆盖在所述第二接触孔对应的所述层间膜表面上且通过所述第二接触孔和所述多晶硅栅连接，所述源极对应的正面金属层覆盖在所述栅极之外的所述源区、所述层间膜和所述第一接触孔的表面，所述源极对应的正面金属层和所述栅极对应的正面金属层之间具有间隔，所述源极通过所述第一接触孔连接所述源区和所述体区。2.如权利要求1所述的沟槽MOSFET，其特征在于：在所述硅衬底的背面形成有第一导电类型重掺杂的漏区，在所述漏区和所述体区之间的所述硅衬底组成漂移区；在所述漏区的背面形成有由背面金属层组成的漏极。3.如权利要求2所述的沟槽MOSFET，其特征在于：在所述硅衬底的表面形成有第一导电类型的硅外延层，所述体区、所述源区和所述漂移区都形成于所述硅外延层中。4.如权利要求1所述的沟槽MOSFET，其特征在于：所述金属硅化物为钛硅化物或者为钴硅化物。5.如权利要求1所述的沟槽MOSFET，其特征在于：所述硬质掩膜层的材料为氧化层。6.如权利要求1所述的沟槽MOSFET，其特征在于：所述第二接触孔中填充有钨层。7.如权利要求6所述的沟槽MOSFET，其特征在于：所述第二接触孔的钨层和硅之间形成有阻挡层和粘合层。8.一种沟槽MOSFET的制造方法，其特征在于，包括如下步骤：步骤一、在硅衬底上形成第二导电类型掺杂的体区，在所述体区的表面形成第一导电类型重掺杂的源区；步骤二、在形成有所述源区的所述硅衬底表面形成硬质掩膜层；步骤三、进行光刻刻蚀在所述硬质掩膜层中形成第一开口，所述第一开口定义出沟槽的形成区域；步骤四、以所述硬质掩膜层为掩膜对所述硅衬底进行刻蚀并在所述第一开口的底部形成所述...

【专利技术属性】
技术研发人员：范让萱，缪进征，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31