高压LDMOS器件制作工艺方法及高压LDMOS器件技术

本发明专利技术公开了一种高压LDMOS器件制作工艺方法，包括如下步骤：步骤1、在P型衬底的上端部选择性注入形成NBL层，在P型衬底上端生长形成P型外延层；步骤2、涂敷光刻胶，在形成DNW连接到NBL隔离结构中，通过光刻将DNW注入区完全打开；在利用DNW注入形成漂移区的注入区采用间隔性部分打开的光刻胶形貌；进行DNW注入，在DNW连接到NBL隔离结构中形成深N阱，同时利用DNW注入和间隔性部分打开的光刻胶形貌形成高压LDMOS器件的漂移区，该漂移区的掺杂浓度小于深N型阱的掺杂浓度。本发明专利技术还公开了一种高压LDMOS器件。本发明专利技术能有效提高LDMOS的击穿电压并降低制造成本。

Fabrication Technology of High Voltage LDMOS Devices and High Voltage LDMOS Devices

The invention discloses a high-voltage LDMOS device fabrication process, which includes the following steps: step 1, selective injection of NBL layer at the upper end of P-type substrate, growth of P-type epitaxy layer at the upper end of P-type substrate; step 2, coating photoresist to form DNW connection to NBL isolation structure, opening DNW injection zone completely by photolithography; injection of drift zone by DNW injection; A deep N-well is formed when DNW is connected to the NBL isolation structure by injecting DNW. Meanwhile, the drift region of high voltage LDMOS devices is formed by injecting DNW and opening the photoresist morphology at the interval. The doping concentration of the drift region is less than that of the deep N-well. The invention also discloses a high voltage LDMOS device. The invention can effectively improve the breakdown voltage of LDMOS and reduce the manufacturing cost.

【技术实现步骤摘要】
高压LDMOS器件制作工艺方法及高压LDMOS器件
本专利技术涉及半导体集成电路领域，特别是涉及一种高压LDMOS(横向扩散金属氧化物半导体晶体管)器件制作工艺方法。本专利技术还涉及一种高压LDMOS器件。
技术介绍
众所周知，击穿电压BV越高，LDMOS器件的漂移区的浓度必须越小，因此在以DNW(DeepN-typeWell深N型阱)为漂移区的LDMOS器件中，为提高器件的击穿电压，必须降低DNW注入的剂量。在整个工艺平台中和该LDMOS器件中，DNW是连接隔离结构中NBL(N-typeBuriedLayerN型埋层)的一部分；即DNW必须与NBL通过注入和热过程连接上。DNW剂量越小，DNW越难以与NBL连接。因此剂量小的情况下需要增大DNW注入的开口才能保证DNW与NBL连接充分。这样会增加器件的面积不利于降低制造成本。在不降低DNW剂量的情况下能制造更高BV的LDMOS器件有利于提高工艺竞争力，降低制造成本。图1中，101为P型衬底，102为N型埋层，103为P型外延层，104为P阱，107为栅氧化层和多晶硅层，108为P型重掺杂区，109为N型重掺杂区，110为N阱，111—深N型阱，112—DTI(深沟槽隔离)氧化层，113为STI(浅沟槽隔离)场氧。
技术实现思路
本专利技术要解决的技术问题是提供一种高压LDMOS器件制作工艺方法，能有效提高LDMOS的击穿电压并降低制造成本；为此，本专利技术还要提供一种高压LDMOS器件。为解决上述技术问题，本专利技术的高压LDMOS器件制作工艺方法，包括如下步骤：步骤1、在P型衬底的上端部选择性注入形成NBL层，在P型衬底上端生长形成P型外延层；步骤2、涂敷光刻胶，在形成DNW连接到NBL隔离结构中，通过光刻将DNW注入区完全打开；在形成漂移区的注入区采用间隔性部分打开的光刻胶形貌；进行DNW注入，形成深N阱，同时利用DNW注入和间隔性部分打开的光刻胶形貌形成高压LDMOS器件的漂移区，；DNW注入完成后，通过热过程使所述漂移区掺杂分布均匀，且使该漂移区的掺杂浓度小于深N型阱的掺杂浓度。本专利技术的高压LDMOS器件，具有一深N阱和一漂移区，所述漂移区的DNW注入掺杂浓度小于深N型阱的DNW注入掺杂浓度。采用本专利技术的方法，由于高压LDMOS器件的漂移区DNW注入的整体掺杂浓度小于隔离连接结构中DNW的掺杂浓度，而降低漂移区的掺杂浓度可以提高器件的击穿电压，因此本专利技术能够有效提高LDMOS器件的击穿电压。本专利技术的方法无需增加额外的工艺步骤，有利于提高工艺竞争力，降低制造成本。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明：图1是LDMOS器件结构示意图；图2形成NBL和P型外延层示意图；图3是形成深N型阱和LDMOS的漂移区示意图；图4是采用所述高压LDMOS器件制作工艺方法制作的器件结构示意图。具体实施方式所述高压LDMOS器件制作工艺方法在下面的实施例中，制作工艺流程如下：步骤1、参见图2，在P型衬底201的上端部选择性注入形成NBL202，在P型衬底201上生长形成P型外延层203。步骤2、参见图3，涂敷光刻胶215，在形成DNW连接到NBL隔离结构中，通过光刻将DNW注入区完全打开；在形成LDMOS的漂移区的注入区采用间隔性部分打开的光刻胶形貌，该光刻胶形貌可以减少DNW注入到漂移区中的掺杂量，注入完成后形成非均匀的掺杂分布漂移区。进行DNW注入，形成高掺杂浓度的深N型阱211，和高压LDMOS器件的漂移区，即低掺杂浓度的深N型阱214。注入完成后，通过强热过程使得LDMOS的漂移区，掺杂分布更均匀，并且可以使得LDMOS的漂移区的掺杂浓度小于高掺杂浓度的深N型阱211。因此可以提高LDMOS的击穿电压。在实施过程中不需要增加额外的工艺步骤即可实现具有更高BV的LDMOS器件，因此本专利技术有利于降低工艺成本。步骤3、参见图4，在P型外延层203的上部形成STI场氧213，STI场氧213的下端形成DTI(深沟槽隔离)结构212，选择性注入在P型外延层203的上部形成N阱210、P阱204，在P型外延层203的上端形成栅氧化层和多晶硅层207，离子注入形成N型重掺杂区209，P型重掺杂区208。后段工艺与传统CMOS工艺一致。本专利技术中所述的高压>100V。经过仿真，采用本专利技术的方法制作的高压LDMOS器件，可以有效的降低漂移区掺杂浓度，并提高击穿电压。现有的制作工艺方法，LDMOS器件的漂移区采用DNW注入，漂移区的浓度与隔离结构中DNW浓度一样。本专利技术的工艺方法，通过特殊的光刻胶形貌形成隔离结构中DNW的浓度大于用作漂移区的DNW的浓度，得以降低漂移区浓度，提高BV。以上通过具体实施方式对本专利技术进行了详细的说明，但这些并非构成对本专利技术的限制。在不脱离本专利技术原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
1.一种高压LDMOS器件制作工艺方法，其特征在于，包括如下步骤：步骤1、在P型衬底的上端部选择性注入形成NBL层，在P型衬底上端生长形成P型外延层；步骤2、涂敷光刻胶，在形成DNW连接到NBL隔离结构中，通过光刻将DNW注入区完全打开；在形成漂移区的注入区采用间隔性部分打开的光刻胶形貌；进行DNW注入，形成深N阱，同时利用DNW注入和间隔性部分打开的光刻胶形貌形成高压LDMOS器件的漂移区；DNW注入完成后，通过热过程使得所述漂移区掺杂分布均匀，且使得该漂移区的掺杂浓度小于深N型阱的掺杂浓度。

【技术特征摘要】
1.一种高压LDMOS器件制作工艺方法，其特征在于，包括如下步骤：步骤1、在P型衬底的上端部选择性注入形成NBL层，在P型衬底上端生长形成P型外延层；步骤2、涂敷光刻胶，在形成DNW连接到NBL隔离结构中，通过光刻将DNW注入区完全打开；在形成漂移区的注入区采用间隔性部分打开的光刻胶形貌；进行DNW注入，形成深N阱，同时利用DNW注入和间隔性部分打开的光刻胶形貌形成高压LDMOS器件的漂移区；DNW注入完成后，通过热过程使得所述漂移区掺杂分布均匀，且使得该漂移区的掺杂浓度小于深N型阱的掺杂浓度。2.如权利要求1所述的方法，其特征在于：还包括步骤3，在P型外延层的上部形成STI场氧，STI...

【专利技术属性】
技术研发人员：许昭昭，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31