使用沟道区延伸部在碳化硅金属氧化物半导体（MOS）器件单元中的电场屏蔽制造技术

本文中公开的主题涉及半导体功率器件，例如碳化硅(SiC)功率器件。具体而言，本文中公开的主题涉及形式为沟道区延伸部的屏蔽区，其减小在反向偏置下半导体器件的相邻器件单元的阱区之间存在的电场。所公开的沟道区延伸部具有与沟道区相同的导电类型，并从沟道区向外延伸并进入第一器件单元的JFET区中，使得沟道区延伸部和具有相同导电类型的相邻器件单元的区之间的距离小于或等于平行JFET宽度。所公开的屏蔽区实现相对于相当尺寸的常规带状器件的优异性能，同时仍提供相似的可靠性(例如在反向偏置时长期的高温稳定性)。

【技术实现步骤摘要】
【国外来华专利技术】使用沟道区延伸部在碳化硅金属氧化物半导体(MOS)器件单元中的电场屏蔽相关申请的交叉引用本申请要求2016年5月23日提交的名称为“ELECTRICFIELDSHIELDINGINSILICONCARBIDEMETAL-OXIDE-SEMICONDUCTOR(MOS)DEVICECELLS”的美国临时申请序列第62/340,396号的优先权，出于所有目的，该申请通过引用被全文并入本文中。
技术介绍
本文中公开的主题涉及半导体功率器件，例如，碳化硅(SiC)功率器件，包括场控晶体管(例如MOSFET、DMOSFET、UMOSFET、VMOSFET、沟道MOSFET等)、绝缘栅双极晶体管(IGBT)和绝缘基极MOS控制的晶闸管(IBMCT)。此部分旨在向读者介绍可能与本公开的各种方面相关的技术的各种方面，这些方面在下文中描述及/或主张。相信此论述有助于向读者提供背景信息以促进对本公开的各种方面的更好理解。因此，应理解，应鉴于此来阅读这些陈述，而不是作为对现有技术的认可。功率转换器件广泛用在现代电力系统中，将一种形式的电功率转换成另一种形式，用于由负载消耗。许多电力电子系统利用各种半导体器件和部件，例如晶闸管、二极管和各种类型的晶体管(例如金属氧化物半导体场效应晶体管(MOSFET))、绝缘栅双极晶体管(IGBT)和其它适合晶体管)。具体而言，对于高频、高电压和/或高电流应用，碳化硅(SiC)器件可以在高温操作方面提供许多优点，相比对应的硅(Si)器件，有减小的传导和开关损耗以及较小的管芯尺寸。然而，SiC还提出相对于Si的许多技术和设计挑战，例如在SiC器件制造中的较低掺杂剂扩散，以及操作中(例如在反向偏置下)SiC器件内的较高电场。尽管SiC器件的SiC部分对这些较高电场可能是鲁棒的，但SiC器件的其它部分，例如氧化硅(SiO2)介电层可能在这些较高电场下失效。因此，期望开发SiC器件设计，其能减小高电场，以提高器件可靠性，而不实质降低器件性能。附图说明当参考附图阅读以下详细描述时，本专利技术的这些和其它特征、方面以及优点将变得更好的理解，其中在整个附图中，相同的标号表示相同的部件，其中：图1A是典型的平面MOSFET器件的示意图；图1B是图示典型的MOSFET器件的各个区域的电阻的示意图；图2是包括典型的MOSFET器件结构的SiC层的表面的自顶向下视图，该MOSFET器件结构具有带状单元布局；图3是包括许多方形半导体器件单元的SiC层的自顶向下视图；图4是包括许多交错的方形半导体器件单元的SiC层的自顶向下视图；图5是包括许多六边形半导体器件单元的SiC层的自顶向下视图；图6是描绘SiC层的部分中及设置在SiC层上方的介电层的部分中的标准化电场强度的图形，其中，在反向偏置下SiC层的部分设置在未屏蔽方形器件单元的平行部分之间；图7A是描绘在SiC层的部分中及设置在SiC层上方的介电层的部分中的标准化电场强度的图形，其中，在反向偏置下SiC层的部分设置在未屏蔽方形器件单元的阱区的角之间；图7B是根据本技术的实施例描绘在SiC层的部分中及设置在SiC层上方的介电层的部分中的标准化电场强度的图形，其中，SiC层的部分设置在由沟道区延伸部屏蔽并以反向偏置操作的方形器件单元的阱区的角之间；图8-10是根据本技术的实施例具有器件布局的SiC层的自顶向下视图，器件布局包括许多方形SiC器件单元，其带有不同示例的沟道区延伸部；图11-16是根据本技术的实施例具有器件布局的SiC层的自顶向下视图，器件布局包括许多长矩形SiC器件单元，其带有不同示例的沟道区延伸部；图17-22是根据本技术的实施例具有器件布局的SiC层的自顶向下视图，器件布局包括许多六边形SiC器件单元，其带有不同示例的沟道区延伸部；图23和图24是根据本技术的实施例具有器件布局的SiC层的自顶向下视图，器件布局包括许多长六边形SiC器件单元，其带有不同示例的沟道区延伸部；以及图25-27是根据本技术的实施例具有器件布局的SiC层的自顶向下视图，器件布局包括许多方形SiC器件单元，其带有不同示例的沟道区延伸部和源极区延伸部。具体实施方式下文将描述一个或多个具体实施例。为了提供这些实施例的简要描述，并不在本说明书中描述实际实施方案的所有特征。应了解，在如任何工程或设计项目的任何此类实际实施方式的开发过程中，众多针对实施方式的决定必须实现开发者的具体目标，例如遵守可能在各个实施方式之间变化的相关系统和相关商业约束。此外，应当理解的是，这种开发工作可能复杂且耗时，但是对于受益于本公开的普通技术人员来说，这仍是常规的设计、生产和制造工作。在介绍本专利技术的各种实施例的元件时，冠词“一个(a/an)”和“所述”旨在意味着存在所述元件中的一个或多个。术语“包括”和“具有”旨在为包括性的并且意味着可能存在除了所列元件之外的额外元件。另外，应理解，引用本公开的“一个实施例”或“一实施例”并非意欲被解释为排除也结合所叙述特征的另外的实施例的存在。可以认识到，为了简单起见，目前公开的特征的形状、位置和排列图示和描述为是相对理想的(例如方形、矩形和六边形单元及具有完美直的和对准的特征的屏蔽区)。然而，如本领域技术人员可认识到，过程变形和技术限制可导致不太理想形状的蜂窝(cellular)设计，或者不规则特征仍可以在本技术的精神内。因此，如本文中使用术语“基本上”描述特征的形状、位置或排列时，旨在包括理想或目标形状、位置和排列以及由于半导体制造工艺的差异造成的不完美实施的形状、位置和排列，如本领域技术人员可以认识到的。另外，半导体器件单元在本文中描述为“在表面处”、“在表面中”、“在表面上”或“沿半导体层的表面”设置或制造，其旨在包括这样的半导体器件单元，其具有设置在大块半导体层内的部分，在半导体层的表面的近侧设置的部分，甚至与半导体层的表面一起设置的部分和/或设置在半导体层的表面之上或顶部的部分。现代电力电子器件的基本构建块之一是场效应晶体管(FET)器件。例如，图1A图示了平面n沟道场效应晶体管即DMOSFET，以下MOSFET器件10，的有源单元。可以认识到，为了更清楚地图示MOSFET器件10的某些部件以及下面讨论的其它器件，可以省略某些通常理解的设计元素(例如顶部金属化、钝化、边缘端接等)。图1A图示的MOSFET器件10包括半导体器件层2(例如，外延SiC层)，半导体器件层2具有第一表面4和第二表面6。半导体器件层2包括漂移区16和阱区18，漂移区16具有第一导电类型(例如n型漂移层16)，阱区18具有第二导电类型(例如，p阱18)并邻近漂移区16且在第一表面4的近侧设置。半导体器件层2还包括源极区20，源极区20具有第一导电类型(例如n型源极区20)，邻近阱区18且在第一表面4的近侧。介电层24(也称作栅极绝缘层或栅极介电层)设置在半导体器件层2的第一表面4的一部分上，以及栅电极26设置在介电层24上。半导体器件层2的第二表面6是衬底层14(例如SiC衬底层)，并且漏极接触12沿衬底层14设置在器件10的底部。在导通状态操作中，适当的栅极电压(例如处于或超过MOSFET器件10的阈值电压(VTH)可以使逆转层形成于沟道区28中，以及在结型场效应晶体管(JFE本文档来自技高网...

【技术保护点】
1.一种器件，包括：多个器件单元，所述多个器件单元至少部分地设置在半导体器件层中，所述半导体器件层具有第一导电类型，其中，所述多个的每个器件单元包括：具有第二导电类型的体区，所述体区靠近所述器件单元的中心设置；具有所述第一导电类型的源极区，所述源极区邻近所述器件单元的所述体区设置；具有所述第二导电类型的沟道区，所述沟道区邻近所述器件单元的所述源极区设置；以及具有所述第一导电类型的JFET区，所述JFET区邻近所述器件单元的所述沟道区设置，其中，所述JFET区具有在所述器件单元的所述沟道区和所述多个器件单元的相邻器件单元的沟道区的平行部分之间的平行JFET宽度，其中，所述多个器件单元的至少一个器件单元包括具有所述第二导电类型的沟道区延伸部，所述沟道区延伸部从所述至少一个器件单元的所述沟道区向外延伸并进入所述JFET区中，使得所述至少一个器件单元的所述沟道区延伸部和具有所述第二导电类型的相邻器件单元的区域之间的距离小于或等于所述平行JFET宽度。

【技术特征摘要】
【国外来华专利技术】2016.05.23 US 62/340396;2017.05.15 US 15/5957171.一种器件，包括：多个器件单元，所述多个器件单元至少部分地设置在半导体器件层中，所述半导体器件层具有第一导电类型，其中，所述多个的每个器件单元包括：具有第二导电类型的体区，所述体区靠近所述器件单元的中心设置；具有所述第一导电类型的源极区，所述源极区邻近所述器件单元的所述体区设置；具有所述第二导电类型的沟道区，所述沟道区邻近所述器件单元的所述源极区设置；以及具有所述第一导电类型的JFET区，所述JFET区邻近所述器件单元的所述沟道区设置，其中，所述JFET区具有在所述器件单元的所述沟道区和所述多个器件单元的相邻器件单元的沟道区的平行部分之间的平行JFET宽度，其中，所述多个器件单元的至少一个器件单元包括具有所述第二导电类型的沟道区延伸部，所述沟道区延伸部从所述至少一个器件单元的所述沟道区向外延伸并进入所述JFET区中，使得所述至少一个器件单元的所述沟道区延伸部和具有所述第二导电类型的相邻器件单元的区域之间的距离小于或等于所述平行JFET宽度。2.根据权利要求1所述的器件，其中，所述半导体器件层是碳化硅(SiC)半导体器件层。3.根据权利要求1所述的器件，其中，所述至少一个器件单元的所述沟道区延伸部和具有所述第二导电类型的相邻器件单元的区域之间的距离小于所述平行JFET宽度。4.根据权利要求1所述的器件，其中，所述至少一个器件单元的所述沟道区延伸部具有在大约0.1μm到大约2μm之间的宽度。5.根据权利要求4所述的器件，其中，所述至少一个器件单元的所述沟道区延伸部的宽度在大约0.1μm到大约1μm之间。6.根据权利要求1所述的器件，其中，所述多个器件单元的至少两个器件单元包括各自的沟道区延伸部，并且其中，所述至少两个器件单元的所述沟道区延伸部朝彼此延伸并相互重叠。7.根据权利要求1所述的器件，其中，所述至少一个器件单元的所述沟道区延伸部具有大于两倍的所述至少一个器件单元的所述沟道区的长度(Lch)的宽度，并且其中，所述至少一个器件单元包括源极区延伸部，所述源极区延伸部在与所述至少一个器件单元的所述沟道区延伸部的相同方向上从所述器件单元的所述源极区延伸。8.根据权利要求7所述的器件，...

【专利技术属性】
技术研发人员：AV博罗特尼科夫，PA罗西，
申请(专利权)人：通用电气公司，
类型：发明
国别省市：美国,US