The invention provides a semiconductor device and a manufacturing method thereof. The invention forms a unified metal layer above the second metal layer of the second wafer, the unified metal layer is electrically connected with the second metal layer, and the unified metal layer is of the same material as the first metal layer. Thus, the uniform metal layer and the first metal layer exposed simultaneously by the subsequent TSV holes are the same, and it is easier to control over-etching during etching process. The degree of corrosion and the cross-contamination of cleaning agent during cleaning process can be avoided. In addition, when the interconnection layer is electrically connected with the first metal layer and the unified metal layer, the contact performance between the interconnection layer and the unified metal layer is better because the unified metal layer and the first metal layer have the same material.
【技术实现步骤摘要】
半导体器件及其制作方法
本专利技术属于集成电路制造
,具体涉及半导体器件及其制作方法。
技术介绍
TSV(ThroughSiliconVia,硅通孔)技术是通过在晶圆和晶圆之间制造垂直导通,实现晶圆之间互连的新技术,其能在三维方向使得堆叠密度更大。实际制程中,常通过在TSV孔中填充互连层分别与同时暴露的不同晶圆的金属层电连接实现晶圆间互连。然而,要互连的不同晶圆各自所含的金属层材质不同的情况时有发生(如一个晶圆含的金属层材质为铜,而另一晶圆所含的金属层材质为铝),专利技术人发现,这会增加刻蚀工艺的难度,导致清洗工艺交叉污染,且易导致互连层与金属层接触性能较差。
技术实现思路
本专利技术的目的在于,降低同时暴露不同晶圆上的金属层的刻蚀工艺的难度。本专利技术的另一目的在于,解决清洗工艺带来的交叉污染问题。本专利技术的又一目的在于,提高互连层与金属层的接触性能,增强半导体器件的稳定性。为解决上述技术问题,本专利技术提供一种半导体器件制作方法,包括:提供第一晶圆和第二晶圆,所述第一晶圆包括第一衬底、位于所述第一衬底上的第一绝缘层、嵌设于所述第一绝缘层中的第一金属层和位于 ...
【技术保护点】
1.一种半导体器件制作方法,其特征在于,包括:提供第一晶圆和第二晶圆,所述第一晶圆包括第一衬底、位于所述第一衬底上的第一绝缘层、嵌设于所述第一绝缘层中的第一金属层和位于所述第一金属层上的第一钝化层,所述第二晶圆包括第二衬底、位于所述第二衬底上的第二绝缘层、嵌设于所述第二绝缘层中的第二金属层,所述第二金属层与所述第一金属层材质不同;形成统一金属层和第二钝化层,所述统一金属层位于所述第二金属层上方并与所述第二金属层电连接,所述统一金属层与所述第一金属层的材质相同,所述第二钝化层位于所述统一金属层上;键合所述第一晶圆和第二晶圆,所述第一钝化层面向所述第二钝化层;形成TSV孔,所述 ...
【技术特征摘要】
1.一种半导体器件制作方法,其特征在于,包括:提供第一晶圆和第二晶圆,所述第一晶圆包括第一衬底、位于所述第一衬底上的第一绝缘层、嵌设于所述第一绝缘层中的第一金属层和位于所述第一金属层上的第一钝化层,所述第二晶圆包括第二衬底、位于所述第二衬底上的第二绝缘层、嵌设于所述第二绝缘层中的第二金属层,所述第二金属层与所述第一金属层材质不同;形成统一金属层和第二钝化层,所述统一金属层位于所述第二金属层上方并与所述第二金属层电连接,所述统一金属层与所述第一金属层的材质相同,所述第二钝化层位于所述统一金属层上;键合所述第一晶圆和第二晶圆,所述第一钝化层面向所述第二钝化层;形成TSV孔,所述TSV孔贯穿所述第一晶圆和所述第二钝化层,所述TSV孔位于所述统一金属层上方并暴露出所述统一金属层和所述第一金属层;以及,形成互连层,所述互连层填充所述TSV孔,所述互连层与所述第一金属层和所述统一金属层电连接。2.如权利要求1所述的一种半导体器件制作方法,其特征在于,形成统一金属层的步骤具体包括:形成第一隔离层,所述第一隔离层覆盖所述第二金属层;形成接触孔,所述接触孔贯穿所述第一隔离层并位于所述第二金属层上方;形成插塞,所述插塞填充所述接触孔并与所述第二金属层电连接;形成第二隔离层,所述第二隔离层覆盖所述第一隔离层和所述插塞;形成开口,所述开口贯穿所述第二隔离层并位于所述插塞上方;形成统一金属层,所述统一金属层填充所述开口并覆盖所述第二隔离层的表面;以及,执行化学机械抛光工艺以去除所述第二隔离层表面的统一金属层。3.如权利要求1或2所述的一种半导体器件制作方法,其特征在于,所述第二晶圆还包括第三钝化层,所述第二钝化层位于所述第二金属层上,形成统一金属层和第二钝化层之前,还包括:刻蚀去除所述第三钝化层以暴露出所述第二金属层。4.如权利要求1或2所述的一种半导体器件制作方法,其特征在于,形成TSV孔的步骤具体包括:形成第一开孔,所述第一开孔贯穿部分所述第一衬底并位于所述统一金属层的上方;形成第二开孔,所述第二开孔贯穿所述第一晶圆和所述第二钝化层并暴露出所述统一金属层,所述第二开孔与所述第一开孔连通;以及,形成第三开孔,所述第三开孔贯穿所述第一衬底和部分所述第一绝缘层,暴露出部分所述第一金属层,所述第三开孔与所述第一开孔和所述第二开孔连通,所述第三开孔的孔径大于所述第二开孔的孔径且小于所述第一开孔的孔径,所述第一开孔、所述第二开孔和所述第三开孔组合形成所述TSV孔。5.如权利...
【专利技术属性】
技术研发人员:曾甜,
申请(专利权)人:武汉新芯集成电路制造有限公司,
类型:发明
国别省市:湖北,42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。