半导体器件制作方法技术

本发明专利技术提供了半导体器件制作方法，第一开孔和第二开孔是纵向分离的，通过互连层使的第一金属层和第二金属层电连接，不再受TSV嵌套孔横向制程的限制约束，提高了晶圆设计的灵活性。本发明专利技术中采用图形化的第一光阻层填充第一开孔(该第一开孔为浅孔)，解决了TSV嵌套孔结构中填充层在深孔中填充和去除困难的问题。图形化的第一光阻层即可用作填充层，还可以用作掩膜，省去了形成填充层和回刻蚀填充层两个工艺步骤，可简化工艺，缩短生产周期，有利于降低生产成本。本发明专利技术第三介质层即可用于隔离所述互连层与所述第一衬底，还可以在其中形成第三开孔，从而可通过第三开孔实现第一金属层和所述第二金属层互连。

Fabrication of Semiconductor Devices

The invention provides a method for fabricating semiconductor devices. The first and second openings are separated vertically. The first and second metal layers are electrically connected through the interconnection layer, and are no longer constrained by the transverse process of TSV nested holes, thus improving the flexibility of wafer design. In the invention, a graphical first photoresistive layer is used to fill the first hole (the first hole is a shallow hole), which solves the problem of filling layer in deep hole and removing difficulty in TSV nested hole structure. The graphical first photoresistive layer can be used as filling layer and mask, which can simplify the process, shorten the production cycle and reduce the production cost without forming filling layer and etching filling layer. The third dielectric layer of the invention can be used to isolate the interconnection layer and the first substrate, and a third opening can be formed therein, so that the first metal layer and the second metal layer can be interconnected through the third opening.

【技术实现步骤摘要】
半导体器件制作方法
本专利技术属于集成电路制造
，具体涉及一种半导体器件制作方法。
技术介绍
TSV(ThroughSiliconVia，硅通孔)技术是通过在芯片与芯片之间，晶圆和晶圆之间制造垂直导通，实现芯片之间互连的新技术，其能在三维方向使得堆叠密度更大。TSV技术中，在一种TSV嵌套孔结构的半导体器件制作方法中，常通过TSV嵌套孔结构实现上晶圆和下晶圆的金属互连，TSV嵌套孔包括纵向连通的上开孔、中开孔和下开孔，其中下开孔为深孔。这种制作方法能在很大程度上解决键合后的金属互连的需求。但是，专利技术人发现，这种制作方法在实际应用中的局限性也日益突出。这种制作方法通过纵向相通的TSV嵌套孔连接上下晶圆的金属层，上下晶圆的金属层分布设计时受纵向相通的TSV嵌套孔横向制程的限制约束，如上下晶圆的金属层横向距离不能太远，如果太远则为了开孔连接，上晶圆的有效面积都被浪费，因此晶圆设计方面的灵活性较低，同时随下开孔深孔的深宽比增大，填充层在深孔中的填充和去除也较为困难。
技术实现思路
本专利技术的目的在于提供半导体器件制作方法，以解决现有的TSV嵌套孔结构的半导体器件制作方法中晶圆设计方面的灵活性较低，同时随深孔的深宽比增大导致工艺制程难度增加的问题。为解决上述技术问题，本专利技术提供半导体器件制作方法，包括：提供键合后的第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、位于所述第一衬底正面的第一介质层和嵌设于所述第一介质层中的第一金属层；所述第二晶圆包括第二衬底、位于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的第二金属层，所述第一介质层面向所述第二介质层；刻蚀形成第一开孔，所述第一开孔贯穿所述第一衬底和部分所述第一介质层且位于所述第一金属层上方；形成图形化的第一光阻层，所述图形化的第一光阻层填充所述第一开孔并覆盖所述第一衬底背面，且所述图形化的第一光阻层具有位于所述第二金属层上方的光阻窗口；以所述图形化的第一光阻层为掩膜刻蚀形成第二开孔，所述第二开孔贯穿所述第一晶圆和部分所述第二介质层且位于所述第二金属层上方；形成第三介质层，所述第三介质层覆盖所述第一衬底背面、所述第一开孔表面和所述第二开孔表面；形成第三开孔，所述第三开孔贯穿部分厚度的位于所述第一衬底背面的第三介质层，所述第三开孔位于所述第一金属层和所述第二金属层上方并分别与所述第一开孔和所述第二开孔连通；执行干法刻蚀工艺，以暴露所述第一开孔下方的第一金属层和所述第二开孔下方的所述第二金属层；以及，形成互连层，所述互连层通过所述第三开孔、所述第一开孔和所述第二开孔与所述第一金属层和所述第二金属层电连接。本专利技术提供的半导体器件制作方法，第一开孔贯穿第一衬底和部分第一介质层且位于第一金属层上方，第二开孔贯穿第一晶圆和部分第二介质层且位于第二金属层上方，第一开孔与第二开孔并不相互连通，即第一开孔和第二开孔是纵向分离的，最后是通过互连层使的第一金属层和第二金属层电连接，即横向连接，不再受TSV嵌套孔横向制程的限制约束，提高了晶圆设计的灵活性。并且，本专利技术中采用图形化的第一光阻层填充第一开孔，第一开孔贯穿第一衬底(该第一开孔为浅孔)，解决了TSV嵌套孔结构中填充层在深孔中填充和去除困难的问题。进一步的，本专利技术形成第一开孔后，形成图形化的第一光阻层，所述图形化的第一光阻层填充第一开孔并覆盖第一衬底背面，且具有位于第二金属层上方的光阻窗口，随后以图形化的第一光阻为掩膜刻蚀形成第二开孔，可见，图形化的第一光阻层即可用作填充物，还可以用作掩膜，省去了形成填充层和回刻蚀填充层两个工艺步骤，可简化工艺，缩短生产周期，有利于降低生产成本。此外，本专利技术还形成第三介质层，所述第三介质层覆盖所述第一衬底背面、所述第一开孔表面和所述第二开孔表面，所述第三开孔贯穿部分厚度的位于所述第一衬底背面的第三介质层，可见，所述第三介质层即可用于隔离所述互连层与所述第一衬底，还可以在其中形成连通第一开孔和第二开孔的第三开孔，从而可通过第三开孔实现第一金属层和所述第二金属层互连。附图说明图1为一种TSV嵌套孔结构的半导体器件的剖面示意图；图2为一种TSV分离孔结构的半导体器件制作方法中键合后的上晶圆和下晶圆的剖面示意图；图3为一种TSV分离孔结构的半导体器件制作方法中刻蚀形成第一开孔后的剖面示意图；图4为一种TSV分离孔结构的半导体器件制作方法中形成填充层后的剖面示意图；图5为一种TSV分离孔结构的半导体器件制作方法中回刻蚀填充层后的剖面示意图；图6为一种TSV分离孔结构的半导体器件制作方法中形成图形化的光阻层后的剖面示意图；图7为一种TSV分离孔结构的半导体器件制作方法中形成第二开孔后的剖面示意图；图8为本专利技术实施例的半导体器件制作方法流程图；图9为本专利技术实施例的半导体器件制作方法中键合后的第一晶圆和第二晶圆的剖面示意图；图10为本专利技术实施例的半导体器件制作方法中刻蚀形成第一开孔后的剖面示意图；图11为本专利技术实施例的半导体器件制作方法中形成图形化的第一光阻层后的剖面示意图；图12为本专利技术实施例的半导体器件制作方法中形成第二开孔后的剖面示意图；图13为本专利技术实施例的半导体器件制作方法中去除图形化的第一光阻层后的剖面示意图；图14为本专利技术实施例的半导体器件制作方法中形成第三介质层后的剖面示意图；图15为本专利技术实施例的半导体器件制作方法中形成第二光阻层后的剖面示意图；图16为本专利技术实施例的半导体器件制作方法中形成图形化的第二光阻层后的剖面示意图；图17为本专利技术实施例的半导体器件制作方法中形成第三开孔后的剖面示意图；图18为本专利技术实施例的半导体器件制作方法中去除图形化的第二光阻层后的剖面示意图；图19为本专利技术实施例的半导体器件制作方法中暴露第一金属层和第二金属层后的剖面示意图；图20为本专利技术实施例的半导体器件制作方法中形成互连层后的剖面示意图。其中，附图标记如下：10-上晶圆；101-第一衬底；102-第一介质层；103-第一金属层；104-互连层；20-下晶圆；201-第二衬底；202-第二介质层；203-第二金属层；204-钝化层；A-键合界面；31-TSV嵌套孔；31a-上开孔；31b-中开孔；31c-下开孔；40-上晶圆；401-第一衬底；402-第一介质层；403-第一金属层；404-第二钝化层；405-第一钝化层；406-填充层；407-光阻层；50-下晶圆；501-第二衬底；502-第二介质层；503-第二金属层；B-键合界面；61-第一开孔；62-第二开孔；70-第一晶圆；701-第一衬底；702-第一介质层；702a-第一介质层第一部分；702b-第一介质层第二部分；703-第一金属层；704-第一刻蚀停止层；705-第二钝化层；706-第一钝化层；707-第一光阻层；708-第三介质层；709-第二光阻层；710-互连层；80-第二晶圆；801-第二衬底；802-第二介质层；803-第二金属层；804-第二刻蚀停止层；C-键合界面；91-第一开孔；92-第二开孔；93-第三开孔。具体实施方式如背景所述，目前的一种TSV嵌套孔结构的半导体器件制作方法在实际应用中存在局限性。这种制作方法通过纵向相通的TSV嵌套孔连接上下晶圆的金属层，上下晶圆的金属层分布设计时受纵向相通的TSV嵌套孔横向制本文档来自技高网...

【技术保护点】
1.一种半导体器件制作方法，其特征在于，包括：提供键合后的第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、位于所述第一衬底正面的第一介质层和嵌设于所述第一介质层中的第一金属层；所述第二晶圆包括第二衬底、位于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的第二金属层，所述第一介质层面向所述第二介质层；刻蚀形成第一开孔，所述第一开孔贯穿所述第一衬底和部分所述第一介质层且位于所述第一金属层上方；形成图形化的第一光阻层，所述图形化的第一光阻层填充所述第一开孔并覆盖所述第一衬底背面，且所述图形化的第一光阻层具有位于所述第二金属层上方的光阻窗口；以所述图形化的第一光阻层为掩膜刻蚀形成第二开孔，所述第二开孔贯穿所述第一晶圆和部分所述第二介质层且位于所述第二金属层上方；形成第三介质层，所述第三介质层覆盖所述第一衬底背面、所述第一开孔表面和所述第二开孔表面；形成第三开孔，所述第三开孔贯穿部分厚度的位于所述第一衬底背面的第三介质层，所述第三开孔位于所述第一金属层和所述第二金属层上方并分别与所述第一开孔和所述第二开孔连通；执行干法刻蚀工艺，以暴露所述第一开孔下方的第一金属层和所述第二开孔下方的所述第二金属层；以及，形成互连层，所述互连层通过所述第三开孔、所述第一开孔和所述第二开孔与所述第一金属层和所述第二金属层电连接。...

【技术特征摘要】
1.一种半导体器件制作方法，其特征在于，包括：提供键合后的第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、位于所述第一衬底正面的第一介质层和嵌设于所述第一介质层中的第一金属层；所述第二晶圆包括第二衬底、位于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的第二金属层，所述第一介质层面向所述第二介质层；刻蚀形成第一开孔，所述第一开孔贯穿所述第一衬底和部分所述第一介质层且位于所述第一金属层上方；形成图形化的第一光阻层，所述图形化的第一光阻层填充所述第一开孔并覆盖所述第一衬底背面，且所述图形化的第一光阻层具有位于所述第二金属层上方的光阻窗口；以所述图形化的第一光阻层为掩膜刻蚀形成第二开孔，所述第二开孔贯穿所述第一晶圆和部分所述第二介质层且位于所述第二金属层上方；形成第三介质层，所述第三介质层覆盖所述第一衬底背面、所述第一开孔表面和所述第二开孔表面；形成第三开孔，所述第三开孔贯穿部分厚度的位于所述第一衬底背面的第三介质层，所述第三开孔位于所述第一金属层和所述第二金属层上方并分别与所述第一开孔和所述第二开孔连通；执行干法刻蚀工艺，以暴露所述第一开孔下方的第一金属层和所述第二开孔下方的所述第二金属层；以及，形成互连层，所述互连层通过所述第三开孔、所述第一开孔和所述第二开孔与所述第一金属层和所述第二金属层电连接。2.如权利要求1所述的半导体器件制作方法，其特征在于，形成第三开孔的步骤具体包括：在所述第三介质层表面形成第二光阻层，所述第二光阻层覆盖所述第三介质层表面以及所述第一开孔和第二开孔的表面，且填充部分深度的所述第一开孔和所述第二开孔；执行曝光及显影工艺，形成图形化的第二光阻层，所述图形化的第二光阻层具有位于所述第一金属层和所述第二金属层上方的光阻窗口；以所述图形化的第二光阻层为掩膜，刻蚀部分厚度的位于第一衬底背面的第三介质层，形成所述第三开孔；以及，去除所述图形化的第二光阻层。3.如权...

【专利技术属性】
技术研发人员：占迪，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北,42